wire和reg的区别相当于 VHDL中的什么,还有reg 在VHDL语言中该怎么表示呢

也就是说VHDL综合出来输出端口一定帶寄存器Verilog不一定?

你对这个回答的评价是

下载百喥知道APP,抢鲜体验

使用百度知道APP立即抢鲜体验。你的手机镜头里或许有别人想知道的答案

我要回帖

更多关于 reg与wire 的文章

 

随机推荐