FPGA的VHDLmodelsim测试文件怎么写写

以设计一个二输入与门举例要求采用三种建模方式完成(数据流建模、行为建模、结构化建模),采用modelsim进行仿真保证功能正确。

1、数据流建模:以“assign”关键字出现鼡来描述组合逻辑电路(输入发生变化理想中输出立刻发生变化)。输入和输出类型全部为wire赋值方式为阻塞赋值“=”。

  1. 设置标线以及信號的进制 [^1]:

以“always”块关键字出现不仅能够描述组合逻辑电路,也能够描述时序逻辑电路如果always块括号条件为电平值,那么描述的是组合逻輯电路输入数据类型wire类型,输出数据类型为reg类型赋值方式为阻塞赋值。如果always块括号条件为沿触发那么描述的是时序逻辑电路,输入數据类型wire类型输出数据类型为reg类型,赋值方式为非阻塞赋值(<=)

时序电路(输入发生变化,输出不一定发生变化)



3.结构化建模:不做功能描述只做模块间连线

我要回帖

更多关于 modelsim测试文件怎么写 的文章

 

随机推荐