[数字逻辑第四版答案]数字逻辑电路 课后答案
· · · ·
您当前的位置： → [数字逻辑第四版答案]数字逻辑电路 课后答案
[数字逻辑第四版答案]数字逻辑电路 课后答案
篇一 : 数字逻辑电路 课后答案数字逻辑电路 刘常澍课后习题答案1-14 将下列带符号数分别表示成原码、反码和补码形式。[）(3) (? (4) ， (? ；解：(3) (? =()原= ()反= ()补(4) (? =()原= ()反= ()补1-15 将下列反码和补码形式的二进制数变成带符号的十进制数(3) ()补；(4) ()补解：(3) ()补=(-127) 10 (4) ()补=(-27) 101-18列出下述问题的真值表，并写出逻辑式。（1）有A、B、C 三个输入信号，如果三个输入信号均为0或其中一个为1时，输出信号Y=1，其余情况下，输出Y=0。解： 逻辑式：Y?ABC?AB?ABC?ABC1-22 求下列逻辑函数的反函数（3）Y?(A?BC)D?AY?(A?D)(B?C)?(C?D)?A?C1-23 求下列逻辑函数的对偶式（2）Y?BC(A?B?D)?AB?BC?DY*?(B?C?ACD)?[(A?B)?(A?C)?D]1-21 用代数法将下列函数化简为最简与-或式。（5）（8） Y?(AB?AB?C?ABC)(AD?BC)Y?AB??AB?(AB?AB?AB)?C?(AD?BC)?ABC?A?BC?AB?ABC?(A?BC)?AB?(A?B)(A?BC)AB?AB(A?BC)?AB?(A?B)?C?(AD?BC)1 ?(A?B)?(AD?BC)?ACD?ABD?ABC?0?ACD?AB数字逻辑电路 数字逻辑电路 课后答案1-26 用K图化简法将下列逻辑函数化为最简与-或式（4）Y(A,B,C,D)??M(0,1,2,4,5,8,9,11,12)）1-28 用K图化简法将下列逻辑函数化为最简与-或-非式 （4Y(A,B,C,D)??M(1,2,4,5,6,7,9,10,12,13,15)1-27 用K图化简法将下列逻辑函数化为最简或-与式（3）Y(A,B,C,D)??m(0,1,3,4,6,8,9,10,11,15)（4）Y(A,B,C,D)??M(2,3,6,8,9,10,11,13,14,15)2数字逻辑电路 数字逻辑电路 课后答案1-30 用K图将下列具有约束条件的逻辑函数化为最简“与-或”逻辑式。（](3) Y(A,B,C,D)??m(0,1,3,5,8,9)??d(10,11,12,13,14,15)解： (3)Y?BC?D?BD1-31 用K图完成下列函数运算 (3)Y?(AC?ABC?ABC)?(ABC?ABC?ABC?ABC)解：M?AC?ABC?ABCN?ABC?ABC?ABC?ABC Y?BC2-12 设开关闭合为1，断开为0，灯亮为1，灯灭为0，用逻辑式表示题图P2-12所示开关电路的逻辑关系，并用逻辑符号画出逻辑图。 题图P2-12解：（a）Y1?AB?C （b）Y1?(A?B)C （c） Y1?AB?CD逻辑图如题解图P2-12所示。题解图P2-122-13 根据输入信号波形，画出题图P2-13所示各电路的输出波形。解：3数字逻辑电路 数字逻辑电路 课后答案2-18 写出题图P2-18各电路的逻辑表达式，并对应图题图P2-18（d）输入波形画出各输出波形。(]题图P2-18解：(a)Y1?AB?C；AB(C?0)； (b) Y2????Z(C?1)A?B(C?1)。 (c) Y3????0(C?0)2-19 现有四2输入与非门CC4011和四2输入或非门CC4001各一块，题图P2-19是它们的封装引脚示意图。试问实现Y1=ABCD和Y2=A+B+C+D。题图P2-19解： Y1?ABCD?AB?CD， Y2?A?B?C?D?()?()3-15 试分析题图P3-15所示电路的逻辑功能。解：4数字逻辑电路 数字逻辑电路 课后答案Y?ABC?ABC?ABC?ABC当ABC不全0时，Y为0。[]3-16 逻辑电路如题图P3-16所示，试分析其逻辑功能。解：Y?A?B?C?A?B?C?A?A?B?C?B?A?B?C?C ?(A?B?C)(A?B?C?A)(A?B?C?B)(A?B?C?C)?A(A?B?C)(A?B?C?B)(A?B?C?C) ?AB(A?B)(A?B?C)题图P3-16 ?AB(A?B)?AB该电路实质是一个二输出与门3-21 试画出用“与非”门和反相器实现下列逻辑函数的逻辑图。 (3) Y?ABC?ABC?ABC解：所给原式非号下的与-或式是原函数的反函数，原函数（不带非号）和反函数的最小项编号是错开的，根据反函数即可直接写出原函数的最小项式，进而化简逻辑式为与-或式，用两次取非法变换为与非-与非式，再用与非门实现，如题解图P3-21(c)。Y?ABC?ABC?ABC ?ABC?ABC?ABC?ABC?ABC?AB?BC?ABC?AB?BC?ABC(4) Y?ABC?(AB?AB?BC) 题解图P3-21(c)解：先变换逻辑式为与-或式，用两次取非法变换为与非-与非式，再用与非门实现，如题解图P3-21(d)。Y?ABC?(AB?AB?BC)?A(B?C)?(AB)?(A?B)?(B?C)?AB?AC?AB?AC题解图P3-21(d)22 试画出用“或非”门和反相器实现下列逻辑函数的逻辑图。 (2) Y?(A?C)(A?B?C)(A?B?C)解：Y?(A?C)(A?B?C)(B?C)?A?C?A?B?C?B?C5数字逻辑电路 数字逻辑电路 课后答案(3) Y?(ABC?BC)?D?ABD解：先将逻辑式变换为与-或式，再用K图将逻辑式变换为或-与式，进而变换为或非-或非式，用或非门实现，如题解图P3-22(c)。()Y?(ABC?BC)?D?ABD ?(A?B?C)(B?C)D?ABD?BD???BCD?D?D?D?BCDY?D(?B?)(??C)?D?A?B?C?A?B?C3-27 试设计一个三输入，三输出的逻辑电路，如题图P3-27所示。当A=1，B=C=0时，红﹑绿灯亮。当B=1，A=C=0时，绿﹑黄灯亮。当C=1，A=B=0时，黄﹑红灯亮。当A=B=C=0时，三个灯全亮。其它情况均不亮。提示：驱动发光二极管（LED）的输出门应该用集电极开路门，LED正向导同压降约1V，正常发光时电流在6~10mA范围。题图P3-27解：集电极开路门输出低电平发光二极管亮，按逻辑功能列出真值表如下表所示。由真值表可得逻辑式：R?C?AB?C?AB，G?AB?C?C?AB，Y?A?BC?A?BC用开路输出的四二输入与非门CT74LS09和四二输入与非门CT74LS00实现，图如下。3-30 试用八选一数据选择器CT74151实现下列函数：6数字逻辑电路 数字逻辑电路 课后答案（3） F3(A,B,C,D)??m(0,3,6,7,10,13,14)解：所用K图及逻辑图如题解图P3-30(c)所示。(）逻辑图如解图P3-30(d)所示题解图P3-30(c) 题解图P3-30(d)4-8 图P3-8是主从RS触发器的符号。已知初始状态Q=0，输入信号S和R的波形，试画出输出端Q的波形。解：输出端Q的波形画于题图P4-8中。题图4-84-9 图P4-9是主从JK触发器符号。已知输入信号J和K的波形，初始状态Q=0，试画出输出端Q的波形。解：输出端Q的波形画于题图P4-9中。7数字逻辑电路 数字逻辑电路 课后答案题图4-94-11 试画出题图P4-11所示D触发器输出端Q的电压波形，已知输入信号的波形如图所示。（]解：输出端Q的波形画于题图P4-11中。题图4-114-12 题图P4-12 给出了入信号的电压波形，试画出输出端Q的波形。解：输出端Q的波形画于题图P4-12中。集成D触发器CC4013的逻辑符号和输题图4-12 \4-13 图P4-21是D触发器74LS74的符号。已知输入信号波形如图所示，试画出输出端Q和的电压波形。解：输出端Q的波形画于题图P4-13中。8数字逻辑电路 数字逻辑电路 课后答案题图4-134-14 图P4-14是JK触发器74LS76A的符号。［］已知其输入信号波形如图所示，试画出输出端Q的电压波形。解：输出端Q的波形画于题图P4-14中。4-15 设图P4-15中各触发器的初始状态皆为0，试画出在CP信号连续作用下各触发器输出端的电压波形。 题图4-149数字逻辑电路 数字逻辑电路 课后答案题图P4-15解：第一个电路是同步RS触发器；第二个电路是用同步RS触发器反馈组成的T '触发器的，存在着空翻现象，即当CP输入为1时，输出端Q2输出振荡波形，其周期为组成该触发器逻辑门的3倍平均传输延迟时间（3tpd）；第三个电路是D触发器；第四个电路是主从延迟输出型的RS触发器；第五个电路是用主从延迟输出型RS触发器反馈组成的T '触发器的，不存在空翻现象；第六个电路是用主从延迟输出型JK触发器组成的T '触发器；第七个电路是用D触发器组成的T '触发器；第八个电路是用边沿触发型JK触发器（下降沿触发）组成的置1电路（即电路状态为1，CP脉冲的作用不改变Q8=1的原状态），若电路原状态为0，经过一个CP脉冲下降沿后Q8变为1；第九个电路是用边沿触发型JK触发器（下降沿触发）组成的T '触发器。()5-19、分析题图P5-19所示电路为几进制计数器，并画出初始状态Q1Q0=00的状态转移图和波形图。解：根据逻辑图列激励方程和状态转移方程为J1=Q0，K1=1，J0?Q1， K0=1，nn?1 ， Q0Q1n?1?Q1Q0?Q1Q0 nnn题图P5-19 再列出状态转移表如题解表P 5-19。 根据状态表画出状态图和波形图如题解图P5-19。10数字逻辑电路 数字逻辑电路 课后答案5-16、分析如题图P5-16所示电路，写出电路激励方程，状态转移方程，画出全状态图，并说明该电路是否具有自启动特性题图P5-16J2=Q1Q0，K2=Q0，J1?K1?Q2Q0，J0=K0=1，n?1nnQ2?Q2Q1nQ0?Q2Q，nnnnn?1Q1n?1?Q2Q1Q0?Q2Q0Q1，Q0?Q0。［]nnnn再列出状态转移表如题解表P5-16。根据状态表画出状态图如题解图P5-16。该电路同步六进制计数器， M=6，从状态图可以看出电路具有自启动功能。5-22、分析题图P5-22所示电路为几进制计数器，并画出初始状态Q2Q1Q0=000的全状态图和波形图。解：根据逻辑图列激励方程和状态转移方程为 J2=Q1，K2=1，题解表P5-2211数字逻辑电路 数字逻辑电路 课后答案J1?Q2，K1=1， J0=K0=1CP2=CP1=Q0，CP0=CPn?1Q2?Q2Q1n，Q1n?1?Q2Q1，nnnnn?1Q0?Q0列出状态转移表如题解表P5-22。［]状态转移图和工作波形如题解图P5-22所示。由题解表P5-22和题解图P5-22可知，该电路为一个异步计数器，不具有自启动功能。5-23、分析题图P5-23所示电路为几进制计数器，并画出初始状态Q2Q1Q0=000的全状态图和波形图。解：根据逻辑图列出激励方程和状态转移方程为J2?Q1n，K2?Q1， J1?Q0n，K1?Q0，J0?Q1，K0?Q2n，nnn题图P5-23n??Q1(Q0?0)。 ?Q1Q0?Q2Q??n??Q2(Q0?1)nnnn0Qn?12?QQ2?QQ?Q，Qn1n1n2n1nn?11?Q1?QQ?Q，Qn0n0n1n0nn?10再列出状态转移表如题解表P 5-23。 全状态图和波形图如题解图P5-23所示。题解表P 5-23题解图P5-23第12次作业： 第6章6-5、6-6 6-5、分析题图P6-5（a）、(b)所示由中规模同步计数器CT74LS161构成的计数分频器的模值，并画出全状态图。题图P6-512数字逻辑电路 数字逻辑电路 课后答案解：（a）CT74LS161的复位功能是异步的，则电路采用的是异步复位法，复位状态为1001，该状态不是计数循环中的一个状态，因而计数循环的状态为，共9个状态，则M=9，全状态图为题解图P6-5（a）；（b）CT74LS161的置数功能是同步的，电路采用的是同步置数法，置数状态为1001，该状态应是计数循环中的一个状态，所置数值为0000，因而计数循环的状态为，共10个状态，则M=10，全状态图为题解图P6-5（b）。(］题解图P6-56-6、分析题图P6-6（a）、(b)所示由中规模同步计数器CT74LS163构成的计数分频器的模值，并画出全状态图。题图P6-6解：（a）CT74LS163的复位功能是同步的，电路采用的是同步复位法，复位状态为1001，该状态应是计数循环中的一个状态，因而计数循环的状态为，共10个状态，则M=10，全状态图为图解题图P6-6（a）；(b)CT74LS163的置数功能是同步的，电路采用的是同步置数法，置数状态为进位信号CO，即状态是1111时置数，它应是计数循环中的一个状态，所置数值为0101，因而计数循环的状态为，共11个状态，则M=11，全状态图为题解图P6-6（b）。13数字逻辑电路 数字逻辑电路 课后答案题解图P6-66-15、用同步4位二进制计数集成芯片CT74LS161采用进位反馈同步置数法构成模M为14的计数器，并画出接线图和全状态图。（］解：采用进位反馈同步置数法构成模值M为14的计数器，在十六个状态循环中截取14个状态形成主计数循环即可，其中必须包含状态1111，以便用该状态产生置数信号，所置数值应是0010，题解图P6-15(a)和(b)是其逻辑图和全状态图。题解图P6-156-16、用同步4位二进制计数集成芯片CT74LS163采用同步复位法构成模值M为11的计数器，并画出接线图和全状态图。解：采用同步复位法组成11进制计数器，计数循环包括状态0000和产生复位信号的状态1010，即计数循环状态为，共11个状态。接线图和全状态图如题解图P6-16所示。题解图P6-167-10 某存储器具有11条地址线和8条双向数据线，问该存储器的存储容量是多少？ 答：容量是RAM2048字×8位（RAM2k×8）。7-11 已知HM6264为8kB×8b的静态RAM，用其组成一个容量为32kB×32b的RAM，用什么扩展方法？需用多少片HM6264芯片？答：既要用字扩展又要用位扩展，组成容量为32kB×32b的RAM，需用16片HM6264芯片。7-15 在一片ROM上实现下列组合逻辑函数：Y1(A,B,C,D)??m(0,1,2,3,4,6,8,9,10,11,14)；Y2(A,B,C,D)??M(2,3,6,8,9,10,11,13,14,15)；14数字逻辑电路 数字逻辑电路 课后答案Y3(A,B,C,D)??M(0,2,4,5,6,7,8,10,12,14,15)解：用ROM实现逻辑函数以最小项式形式适合其与阵列和或阵列的结构，Y1是最小项式的形式，Y2、Y3为最大项形式，需要将它们转换为最小项式形式，按照两种形式项号相错的性质即可对应转换，则：Y1、Y2、Y3用ROM实现的逻辑图如题解图P6-15所示。［]Y2(A,B,C,D)??m(0,1,4,5,7,12)；Y3(A,B,C,D)??m(1,3,9,11,13)7-17 在一片PLA上实现下列组合逻辑函数：F1?ABC?AC?BC；F2?ABCD?BCD?AD；F3?AB?AC?BC?CD；F4?(AD?BC)CD解：先将各函数写成最简与-或式的形式，以对应PLA的与阵列和或阵列；实现逻辑函数的PLA如题解图P6-17所示。F1?ABC?AC?BC?BC?AC?BC?C?AC?CF2?A?BCD??BCD?BCD?ADF3?A??BC?DF4?(AD?BC)CD?ACD?BCD题解图P6-17 15数字逻辑电路 数字逻辑电路 课后答案⊙×⊕☉ㄅㄆㄇㄈ、ㄉㄊㄋㄌ、ㄍㄎㄏ、ㄐㄑㄒ、ㄓㄔㄕㄖ、ㄗㄘㄙ、ㄚㄛㄜㄝ、ㄞㄟㄠㄡ、ㄢㄣㄤㄥㄦ、ㄧㄨㄩb p m f、d t n l、g k h、j q x、zh ch sh r、z c s、a o e ê、ai ei ao ou、an en ang eng16篇二 : 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)第一章 课后习题详解1. 把下例二进制数转换成十进制0101 （1） 1100解 ＝1×2（+1×26+1×22+1×20＝197（2） 101101解（）＝1×227+1×26+1×22+1×20（3）0.01101解＝1×2（0.0+1×2?3+1×2?5＝0.4375（4）1＝1×2（1）26+1×24+1×22+1×20+1×2?3+1×2?4＝85.1875（5）10530?1?4＝1×2+1×2+1×2+1×2+1×2＝41.5625 （10）22.把下列十进制数转换成二进制数（1）512 512 2512 22 62 32 10 1 1 0 0 1 1（2）1362 1362 6834 22 1762 82 422 10 0 0 0 1 0 0 0 1数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)（3）12.34解 整数部分（3）122 122 63 22 1小数部分0. 34× 20. 68 0× 21.36 1× 20. 72 0× 21. 44 1100 0 0 1 （12.34）＝（） 2（4）0.904解0.904×2＝1.808 1 0.808×2＝1.616 1 0.616×2＝1.232 1（0.904）＝（0.111）102（5） 105.375解 整数部分2 1052 5226 22 132 62 32 1 1 0 0 1 0 1 1数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)小数部分0. 375× 20. 750 0× 21.500 1× 21. 000 1（105.375）＝（）102。(） 3.把下列各位数转换成十进制数（小数取3位）（78.8）（1）16解（120.5）120.5）16＝7×16+8×16+8×16＝（10(2) （3FCA）16解（3FCA）1×16+15×16+12×16+10×16＝（10（3）（101.1）8 （101.1）1×8+1×8解 8＝（74.32）（4）8 202+1×80＝（65.125）101?1（74.32）+3×8?12×8?2＝（60.406）8＝7×8+4×8104. 完成数制转换（1）（3AB6）16=(?)2=(?)8解 （3AB6）16=(266)8（2）（432.B7）16=(?)2=(?)8解 （432.B7）16=(.=(（3）（163.27）10=(?)2=(?)16解 （163.27）10=()2=(A3.4)16（4）（754.31）10=(?)2=(?)8数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)整数部分 2 754 2 377 18822 942 472 2322 52 01 0 0 1 1 1 1 0 1（754.31）10=(.=(5. 列出下列各有权BCD代码的码表。(）（1）6421码 （2）6311码 （3）4321码 （4）5421码 （5）7421码 （6）8424码 解 各代码如表所示十进制数码码码码码码码0 1 2 3 4 5 6 7 8 910 01 10 101111 11 11 110010 01 01 111010 00 11 110010 01 01 101010 11 00 10116. 完成下列各数的转换。 （1）（73.26）10＝（？）8421码解 （31.67））10＝（码 （2）（31.67）10＝（？）余3BCD码数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)解 （31.67））10＝（11010余3BCD码（3）（465）10＝（？）2421BCD码 解（465））10＝（2421BCD码（4）（）10 631－BCD码＝（？）解 （）870）10 631－BCD码＝（（5）（1BCD码＝（？）解 （）10 8421BCD码＝（数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)第2章 逻辑函数及其简化1.列出下述问题的真值表，并写出逻辑表达式。［）（1）有a ，b ，c ，2个输入信号，如果3个输入信号均为0或其中一个为1时，输出信号Y＝1，其余情况下，输出Y＝0；（2）有a ，b ，c ，2个输入信号，当3个输入信号出现奇数个1时，输出F为1，其余情况下，输出F为0；（3）有3个温度探测器，当探测的温度超过60℃时，输出控制的信号为1；如果探测的温度低于60℃是，输出控制信号Z为0.当有两个或两个以上的温度探测器输出1时，总控制器输出1信号，自动控制调整设备，使温度下降到60℃以下。试写出总控制器真值表和逻辑表达式。 解a b cYFZ0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 1 0 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1（1）据题意3个输入信号a ，b ，c在不同取值组合下的输出Y被列在表2.51中， 故Y的逻辑函数表达式为Y＝abc+abc+abc+abc（积之和）＝（a+b+c）（a+b+c）（a+b+c）（a+b+c） (和之积)（2）由于当3个输入信号出现奇数1，输出F为1，所以给逻辑功能为奇校验器，其输入a ， b ，c在不同取值下对应的输出F被列在表2.5.1中，F的逻辑函数表达式为 F＝ab+abc+abc+abc（积之和）＝（a+b+c）（a+b+c）（a+b+c）（a+b+c）(和之积)（3）设3个温度探测器的输出信号分别为a ，b ，c，当温度大于60℃时为1，温度小于等于60℃时为0.设总控制器输出为Z，a ，b ， c与Z到关系列表2.5.1中。Z的逻辑表达式为Z＝ab+abc+abc+abc（a+b+c）（a+b+c）（a+b+c）（a+b+c）（和之积）数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)2.用真值表证明下列等式：（1）AB+AC+BC=(A+C)(A+B)证明 当A ，B ，C取值在000～111变化时，左式和右式的逻辑值如表2.5.2所示，左式＝右式。［） 表2.5.2a b c 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1左 0 1 0 1 0 0 1 1右 0 1 0 1 0 0 1 1（2）AB+AC+BC=ABBCAC证明 当A ，B ，C在所有取值组合下左式和右式的逻辑值如表2.5.3所示，由真值表知，左式＝右式。 表2.5.3a b c 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1（3）+ A+ =BC+AC+AB证明 当A ，B ，C在所有取值组合下左式和右式的逻辑值如表2.5.4所示，由真值表知，左式＝右式。 表2.5.4表2.5.4左 1 1 1 0 1 0 0 0右 1 1 1 0 1 0 0 0数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)a b c 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1左 0 0 0 1 0 1 1 0右 0 0 0 1 0 1 1 0（4）AB+AC+BC=ABC+ABC证明 当A ，B ，C在所有取值组合下左式和右式的逻辑值如表2.5.5所示，由真值表知，左式＝右式。[］ 表2.5.5a b c 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1左 1 0 0 0 0 0 0 1右 1 0 0 0 0 0 0 13.直接写出下列各函数的反函数表达式及对偶函数表达式： （1）F=[(AB+C)D+E]B解F*=[(A+B)C+D]E+BF=[(A+B)C+D]E+B(2) F=[AB(C+D)]{BCD+B(C+D)]F*=A+B+CD+(B+C+D)(B+CD)F=A+B+CD+(B+C+D)(B+CD)(3) F=C+ABAB+CF*=C(A+B+A+B)C=1F=C(A+B+A+B)C=1数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)(4) F=AB+CD+BC+D+CE+B+EF*=(A+B)C+DB+CD+(C+E)BEF=(A+B)C+DB+CD+(C+E)BE4.用公式证明下列各等式：（1）AB+AC+(B+C)D=AB+AC+D 证明左式＝AB+AC+（B+C）D+BC（多余项）= AB+AC+D+BC=AB+AC+D＝右式（2）AC+AB+ACD+BC=A+BC证明左式＝A(B+C)+BC+ACD=ABC+BC+ACD=A+ACD+BC=+BC=右式（3）BCD+BCD+ACD+ABCD+ABCD+BCD+BCD=BC+BC+BD 左式＝(BCD+ABCD)+(BCD+BCD)+(ACD+ABCD)+BCD BC(D+AD)+BD+(A+AB)CD+BCD= BCD+ABC+BD+ACD+BCD+BCD= BCD+BCD+ABC+BD+ACD+BCD= BC+ABC+BD+ACD+BCD=BC+BD+ACD(多项式)+BCD＝＝BC+B（D+CD）＝BC+BC+BD=右式 (4) AB?B+D?CD+BC+A?BD+A+CD=1 AB?B+D?CD+BC+A?BD?A+C+D=(AB+B+D+CD)(B+C)+ABD+C+D=(B+D+CD)(B+C)+C+D=BD+BCD+BC+CD+C+D=BD+BCD+BC+D+C+D=1=右式（5）X+WY+UVZ=(X+U+W)(X+U+Y)(X+V+W)(X+V+Y)(X+Z+W)(X+Z+Y)数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)证明 设右式为F，对其求对偶F*F*=XUW+XUY+XVW+XVY+XZW+XZY= XU(W+Y)+XV(W+Y)+XZ(W+Y)= X(W+Y)(UVZ)F=(F*)*= X+WY+UVZ=左式5.证明（1）a⊕b=a⊕b证明 左式＝ab+ab右式＝+a所以左式＝右式（2）a⊕b=a⊕b=a⊕b=a??ba⊕b=ab+ab证明a⊕b=ab+aba⊕b=ab+ab=ab??ab=(a+b)(a+b)=ab+aba??b=ab+ab即等式成立。（)（3）a⊕b⊕c=a??b??c证明左式=(ab+ab)⊕c=ab+ab??c+(ab+ab)c=(ab+ab)c+(ab+ab)c= (a??b)c+a??b??c=a??b??c=右式(4)a⊕b⊕c=a??b??c证明 左式=(ab+ab)⊕c+(ab+ab)c+ab+abc=(ab+ab)c??ab+ab??c=(ab+ab+c)(ab+ab+c)=(ab+ab)c+ab+ab??c=(a⊕b)c+a⊕b??c=a??b??c+(a??b)c=a??b??c=右式数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)(5)a⊕b⊕c=a??b??c=a⊕b⊕c证明 a??b??c=(a⊕b)??c=a⊕b??c+(a⊕b)c=(a??b)c+a⊕bc=(a⊕b)c+a⊕bc=(利用a⊕b=a??b)a⊕b⊕ca⊕b⊕c=(ab+ab)⊕c=(ab+ab)??c=a??b??c即等式成立（6）A⊕B??C=A??B⊕C=C??B⊕A证明A⊕B??C＝(AB+AB)??C =(AB+AB)C +AB+AB??C =ABC+ABC+ABC+ABC=(利用A⊕B=A??B)A(BC+BC)+A(BC+BC)=A(B⊕C)=A??B⊕C=A??B⊕C=B??CA+(B??C)A=C??B⊕A(7)A⊕B⊕C⊕D=(A⊕B)??(A⊕C)??(A⊕D)证明右式＝[(A⊕B)(A⊕C)+A⊕B??A⊕C]??(A⊕D)=[(AB+AB)(AC+AC)+(AB+AB)(AC+AC)]??A⊕D=[ABC+ABC+ABC+ABC]??A⊕D=[BC+BC]??(A⊕D)=(B??C)??(A⊕D)=B⊕C??(A⊕D)= A⊕D⊕B⊕C= (利用A??B=A⊕B) A⊕D⊕B⊕C=左式(8)MCD+MCD=(M⊕C)(M⊕D)证明 右式＝(MC+MC)(MD+MD)=MCD+MCD=左式数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)(9)若 X⊕Y=1,则X⊕1=Y ,Y⊕1=X证明 由于X⊕Y=XY+XY=1说明X=YX⊕1=X??1+0=X=YY⊕1=Y??1+0=Y=X6.证明(1)如果ab+ab=c, 则ac+ac=b,反之亦成立证明ac+ac=a(ab+ab)+a(ab+ab)=a(ab+ab)+a(ab+ab)=ab+ab=bab+ab=a??ac+ac+a(ac+ac)=a??(ac+ac)+ac=ac+ac=c(2)如果ab+ab=0, 则aX+bY=aX+bY证明由ab+ab=0，得a≠b,即a=baX+bY=aX+bY=(a+X)(b+Y)=ab+bX+aY+XY=aa+aX+aY+XY=aX+aY=aX+bY7.写出下列各式F和它们的对偶式、反演式的最小项表达式：(1)F=ABCD+ACD+BD解 经配项把F化成最小项表达式，在用例2.3.6的方法求解。（)F(A,B,C,D)=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD=∑m(4,6,11,12,14,15)F(A,B,C,D)=∑m(0,1,2,3,5,7,8,9,10,13)F*(A,B,C,D)=∑m(2,5,6,7,8,10,12,13,14,15)数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)(2)F=AB+AB+BC解 经配项把F化成最小项表达式F(A,B,C)=ABC+ABC+ABC+ABC+ABC=∑m(2,3,4,5,7)F(A,B,C)=∑m(0,1,6)F*(A,B,C)=∑m(1,6,7)(3)F=AB+C+BD+AD+B+C解 原式=(AB+C+BD)(A+D)+BC=??(AC+BC+BD)(A+D)+BC=ABC+AD+ACD+BCD+BD+BC经配项把F化成最小项表达式F(A,B,C,D)=∑m(1,5,6,7,8,9,13,14,15)F(A,B,C,D)=∑m(0,2,3,4,10,11,12)F*(A,B,C)=∑m(3,4,5,11,12,13,15)8.用公式法化简下列各式(1)F=ABC+ACD+AC解 原式=A(BC+C)+ACD=AB+AC+ACD= AB+C(A+AD)=AB+AC+CD(2)F=ACD+BC+BD+AB+AC+BC解 原式=ACD+BC+BD+AB+AC+BC+AC= ACD+BC+BD+AB+BC+C=(C+BC)+(C+ACD)+(C+BC)+AB+BD= C+AD(B+AB+BD)=C+AD+B数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)(3)F=(A+B)(A+B+C)(A+C)(B+C+D)解 F*=AB+ABC+AC+BCD=AB+AC+BCD=AB+ACF=(F*)*=(A+B)(A+C)(4)F=AB+AB??BC+BC解 原式=AB+AB+BC+BC+AC=AB+BC+AC (5)F=AC+BC+B(AC+AC)解 原式=(AC+BC)(B+AC+AC)=ABC+BC+AC=BC+AC9.用图解法化简下列各函数（3）（5） （1）化简题8中（1）解 (1)F=ABC+ACD+AC填入卡诺图（图2.5.1）中，经画圈合并得0001 1110F=AB+CD+AC数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)(3)F=(A+B)(A+B+C)(A+C)(B+C+D) 填入卡诺图（图2.5.2）中，经画圈0合并得0001 1110F=(A+B))(A+C)(5)F=ABC+AC+BC填入卡诺图（图2.5.3）中，经画圈1合并得1 F=AC+BC(2)F=(a,b,c,d填入卡诺图（图0001 1110数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)F=abc+abd+acd+abd+abcd+abcd或F=bcd+abd+acd+abd+abcd+abcd(3)F=(a,b,c,d)= 5，6，，1314,15) ∑m(4，填入卡诺图（图2.5.5）中，经画圈1合并得0001 1110F=abc+abd+bcd或F=abd+bcd+abc(4)F=(a,b,c,d)= ∑m(4,5,6,8,9,10,13,14,15) 填入卡诺图（图2.5.6）中，经画圈1合并得0001 1110F=abc+abd+abc+bcd+acd(5) F=(a,b,c,d)=∑m(0,1,4,7,9,10)+∑d(2,5,8,12,15) 填入卡诺图（图2.5.7）中，经画圈合并得数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)F=(6)F=abc+ad+bcd(7) F(a,b,c,d)=∏M(5,7,13,15)填入卡诺图（图2.5.9）中，经画圈合并得0001 1110数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)F=b+d(8) F(a,b,c,d)=∏M(1,3,9,10,11,14,15)填入卡诺图（图2.5.10）中，经画圈合并得F=(b+(9) F(a解 令2.5.11中，经合并得数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)(b) a=1F=a(bce+bde+bcd+bce)+a(bcd+cde+bde)=abce+abde+abcd+abce+abcd+acde+abde(10)F(a,b,c,d)=∑m(1,2,3,4,5,7,8,10,12,13,14,17,19,20,21,22,23,24,26,28,29,30,31)并将逻辑函数填入图2.5.12中，经合并得 解令a=0和a=1两种情况构造两张四变量卡诺图，0001 11100001 1110F=a(be+cd+be+bcd)+a(be+cd+c)=be+cd+be+ac+abcd数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)1. 写出图4.5.1所示电路的逻辑函数表达式。（）解 由图4.5.1从输入信号出发，写出输出Y1,Y2的逻辑函数表达式Y1=ABC+(A+B+C)AB+AC+BC=ABC+ABC+ABC+ABCY2=AB+AC+BC2．写出图4.5.2所示电路的逻辑函数表达事，其中以S3,S2,S1,S0作为控制信号，A，B作为数据输入，列表说明Y在S3,S2,S1,S0作用下与A，B的关系。解 本电路由一个非门，两个与或门合一个异或门组成，写出Y的逻辑函数表达式并进行化简Y=A+|S0B+S1B⊕ABS2+ABS3=[A(BS1+BS0)]⊕(A+BS3+BS2)=A(BS1+BS0)(ABS2+ABS3)+(A+S0B+S1B)(A+BS3+BS2)=ABS0+ABS1+ABS2+ABS3+BS0S3+BS1S2=ABS0+ABS1+ABS2+ABS3将上式中的S3,S2,S1,S0分别取值，即得出Y与A，B的关系如表4.5.1所示。数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)表4.5.1数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)3.分析图4.5.3所示电路，写出COMP=0,Z-=1及COMP=1,Z=0时，Y1~Y4的逻辑函数表达式。(］列出真值表，指出电路完成什么逻辑功能。解 (1)但COMP=0,Z=1时，Y1=Y2=Y3=Y4=0(2)当COMP=1,Z=0时，Y1=A1,Y2=A2,Y3=A2A3+A2A3=A2⊕A3,Y4=A2+A3+A4 将A1A2A3A4取不同值，求出YY12Y3Y4填入真值表4.5.2中。从表中可以看，当A1,A2,A3,A4取值在（即为8421BCD）时，满足A1A2A3A4+YY12Y3Y4=1001所以该电路对输入BCD码，A1A2A3A4求“9”的补码表4.5.1 S3 S2 S1 S00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 Y4 Y3 Y2 Y1 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)4.在既有原变量输入，又有反变量输入的条件下，用与非门实现下列逻辑函数的组合电路。[)(1)F(a,b,c,d)=∑m(0,2,6,7,10,12,13,14,15)解 将F填入卡诺图，并对“1”格圈圈合并，如图4.5.4所示，得到最简与或式为F=F=（2解F=ab+bc+acd+abd+acd两次取反F=ab??bc??acd??abd??acd（3）F(a,b,c,d)=∑m(0,2,6,7,10,12,13,14,15)解 将F填入卡诺图，并对“1”格圈圈合并，如图4.5.7所示，ab数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)F=F=（4F=c+bd+ad两次取反，得F=c??bd??ad（5）F(a,b,c,d)=∑m(0,1,3,4,12,14)+∑d(5,6,7,9,11) 解将F填入卡诺图，并对“1”和“×”格圈圈合并F=bd+ac+ad两次取反，得F=bd??ac??ad数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)0001 11 10（6）F1(a,b,c,F2(a,b,c,d)=解 将F1,F2 0001 11 100001 11 10{F=a+bcd+bcd2F1=ab+bc+bcd+bcd两次取反，得数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)F1=ab??bc??bcd??bcdF2=a+bcd+bcd画出实现两个函数的逻辑电路如图4.5.11又有反变量输入条件下，用或非门设计实现下列逻辑函数的组合电路。(] 5.在既有原变量输入，（1）F(a,b,c)=∑m(0,1,2,4,5)解 F填入卡诺图，并对“0”格圈圈合并F=F=（2解F=(a+c)(a+b+d)(b+c+d)两次取反F=a+c+a+b+d+b+c+d数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)（3）F(a,b,c,d)=∑m(2,5,8,12)+∑d(3,9,10,11,13)解 对图4.5.15进行圈“0“合并得0001 1110F=(b+c)(a+c+d)(b+d)两次取反，得F=b+c+a+c+d+b+d6.在只有原变量输入没有反变量输入条件下，用与非门设计实现下列逻辑函数的组合电路。（]（1）F=AB+ACD+AC+BC解 原式中有 AB+AC=AB+AC+BCAB+BC=AB+BC+ACAC+BC=AC+BC+AB将多余项BC,AC,AB加入到原式中得F=AB+ACD+AC+BC+BC+AC+AB=ABC+BAC+CAB+ACD=AABC+BABC+CABC+ACD两次取反，得F=AABC+BABC+CABC+ACD(2) F(a,b,c,d)=∑m(1,5,6,7,,12,13,14)解 经化简，得到最简与或式为F=abc+acd+abc+bcd数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)上式中abc+bcd=abc+bcd+abd，给式中加入多余项得 F=abc+acd+abc+bcd=abcd+bcad+acd=abcd+bcad+dad??cd两次取反，得F=abcd??bcad??dad??cd有2各尾部因子ad,cd实现此逻辑共需要3个与非门（3）F(a,b,c,d)=解 化简得 ∑m(1,3,4,5,6,7,9,10,12,13)F=ad+ab+cd+bc+acbd=dac+bac+acbd=dacd+babc+ac??acb??acd两次取反，得F=dacd??babc??ac??acb??acd共需要6个与非门实现逻辑（4）F(a,b,c,d)=解 化简得 ∑m(0,1,2,4,9,11,13,14)F=acd+abc+abd|+adc+adb+abcd=acd+abcd+adbc+abc??cd两次取反，得F=acd??abcd??adbc??abccd共需要11个与非门，实现的逻辑图（5）F(a,b,c,d)=解 化简得 ∑m(1,2,4,5,10,12)F=bcd+acd+bcd经检验，由bcd+acd=bcd+acd+cda 产生的任意项cda无助于减少尾部因子，对最简式直接两次取反，得 F=bcd??acd??cda数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)需要8个与非门实现。［］（6）F(a,b,c,d)=∑m(1,5,6,7,9,11,12,13,14)解 经化简，最简或与式为F=cd+abd+abd+abc上式中，有F=cd+abd+abd+abc+abc+bcd=abcd+bcad+cd+adb=abcd+bcacd+dcd+adabd对上式两次取反得F=abcd??bcacd??dcd??adabd需要7个与非门实现。（7）F1(a,b,c,d)=∑m(0,1,2,4,5,6,8,10,14,15)+∑d(3,7,11)F2(a,b,c,d)=∑m(0,1,2,4,5,6,8,9,10,12,13,15)+∑d(3,7,11)解 经化简得{F=a+b+c+d F1=a+c+bd21两次取反，得 {F=a+b+bd=ac??bdF2=abcd需要6个与非门实现。7.用或非门设计实现题6中个逻辑函数的组合电路解 可将各式填入卡诺图，进行圈“0“化简，得到最简或与式，求对偶F*，按同6题的方法进行变换。然后求F=（F*）*，两次取反，即得到仅有的原变量输入下的或非门实现。（1）将原式用直观法填入卡诺图，并圈“0“合并，如图4.5.17所示0001 11 10 F=(a+b+c)(a+b+c)数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)显然无法再进行变换，两次取反得F=a+b+c+a+b+c共需要6个或非门，实现电路。()（2）将原本填入卡诺图，经圈“0“合并，得到最简或与式为 F=(a+b)(b+c)(a+c+d)(a+c+d)两次取反，得F=a+b+b+c+a+c+d+a+c+d共需要8个或非门（3）原式的最简或与式为F=(a+b+d)(a+b+c)(b+c+d)(a+c+d)=a+b+d+a+b+c+b+c+d+a+c+d共需要9个或非门。（4）原式的最简或与式为F=(a+c+d)(a+b+d)(b+c+d)(a+b+d)(a+b+c)(a+c+d)=a+c+d+a+b+d+b+c+d+a+b+d+a+b+c+a+c+d共需要11个或非门实现（5）原式的最简或与式为F=(a+d)(b+c)(c+d)(b+c+d)F*=ad+bc+cd+bcd=d??ac+bc+bcdF=(F*)*=(d+a+c)(b+c)(b+c+d)=d+a+c+b+c+b+c+d共需要8个或非门实现（6）原式的最简或与式为F=(b+d)(a+b+c)(a+c+d)(a+b+c+d)=b+d+a+b+c+a+c+d+a+b+c+d共需要9个或非门实现（7）最简或与式为{F1=(a+b+c)(a+b+d)=a+b+c+a+b+dF2=a+b+c+d=a+b+c+d共需要9个或非门实现8.已知输入信号a,b,c,d的波形如图4.5.18所示，选择集成逻辑门设计，实现产生输出F波形数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)的组合电路。(]解 由图4.5.18的波形图，可直接得到a,b,c,d在各种输入组合的F，填入卡诺图，并圈“1“合并，如图4.5.19所示。0001 11 10得到最简或与式为F=cd+bc+ac根据cd+ac=cd+ac+adbc+ac=bc+ac+ab将生成项ad和ab加入以上最简与或式，得 F=cd+ac+ad+bc+ab=c(b+d)+a(b+c+d)=c(b+c+d)+a(b+c+d)= cbcd+abcd两次取反得F=cbcd??abcd共需要4个与非门，实现的逻辑电路如图4.5.20所示9.设计一个编码器，6个输入信号和输出的3位代码之间的对应关系入表4.5.3所示输 入 输 出X Y Z0 0 10 1 00 1 11 0 01 0 11 1 0 A0 A1 A2 A3 A4 A5 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1解 由真值表可直接写出该编码器的逻辑函数：数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印){X=A3⊕A4⊕A5Y=A1⊕A2⊕A5Z=A0⊕A2⊕A4其逻辑电路如图4.5.21所示10.用2输入端与非门实现下列逻辑函数（要求器件数最少）（1）F=ABC+ABC+ABC (2) F=ABC+ACD+ABCD+ABCDABABC+BCABC+ACABC=(AB+BC+AC)ABC=解 （1）原式=AB??BC??AC??ABC=AB??BC??AC??AB??C=AB??BC??AC??AB??C共需要11个2输入与非门（2）可以对原函数求反F，最后在取反，得到F的最少门实现，将原函数用直观法填入卡诺图（如图4.5.22（a）），将每个小格中的值取反（即0变1，1变0），得到F的卡诺图如图4.5.22（b）所示。（］0001 11 10ab数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)00 0111 10对F进行图“1”合并，得到F=AC+BC+BD+ABC=BCD+AC+ABC=BCD??AC??ABCF=F=BCD??AC??ABC共需要13个2输入与非门。（)11.用与非门实现下列代码的转换： （1）8421码转换为余3码： （2）8421码转换为2421码； （3）8421码转换为余3 格雷码；（4）余3码转换为余3格雷码;其转换表见表4.5.4解 题目要求将某种输入码转换成另外一种输出码。求解时我们输入码做外输入变量，输出码做外输出逻辑函数，对于不存在的输入码组合，当作任何项处理。将输出码填入卡诺图，进过合并，即可得到最简与或式。8421码余3码2421码余3格雷码A3 A2 A1 A00 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1B3 B2 B1 B00 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0C3 C2 C1 C00 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1D3 D2 D2 D00 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 0 1数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)将8421码A3 A2 A1 A0作为输入，余3 码B3 B2 B1 B0。[］作为输出，在一张卡诺图中填入B3 B2 B1 B0四个输出函数如图4.5.23，它的等效图4.5.24的张卡诺图A1A000 0111 10A1A000 0111 10B3A1A000 0111 10B2数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)A1A000 0111 10B1A1A000 0111 10B0用与非门实现的电路如图4.5.25所示。(］（2）以8421码A3 A2 A1 A0作为输入变量，2421码C3 C2 C1 C0作为输出变量，填写卡诺图如图4.5.26所示。 AA100 0111 10数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)12.分析4.5.32所示电路。(）写出F1,F2,F3的逻辑函数表达式。解 图4.5.32利用4/10译码器（十进制译码器）实现多输出逻辑函数F1,F2,F3，由图知 13分析图4 5 33所示电路t图中D08~D01和D18~D11为两位十进制数的8421BCD码，输出为二进制数。请写出输出二进制数与输人8421BCD码之间的关系。 先用手工将D按位权展开，注意十位的每位位权应乘以10，有数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)将数据用D来表示，有为找出BCD码与二进制数的关系．将上式各位权化成2k数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)显然，将二位842IBCD码转换成二进制数(B6B5B4B3B1B0)2后，应满足；而图4 5 33完成的运算如下刚好可以满足以上转换的要求。[］14用8选l数据选择器实现下列函数解将F函数展开把相同的乘积项合并，得将逻辑变量a，b，c分别与8进1数据选择器的地址端连接，则8选1的逻辑函数成为把以上F和Y对比，得出面出用8进l数据选择器实现本逻辑函数的电路如图4.5.34所示。数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)解将原式展开8选1选择器的地址端只能接纳3个变量，我们将a，b，c相月的乘积项合并．得把逻辑变量a，b，c与8选1数据选择器的地址端A2A1A0相连，并将上式与数据选择器的逻辑函数对比，有数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)用数据选择器实现此逻辑的电路如图4 5 35所示。[]以上采用了降维法+即用一片8选1数据选择器实现两个组合逻辑函数，当然也可以用扩展法来实现，完成(1)(2)两逻辑函教的电路，分别见图4 5 36和图4 5 37。数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)［）数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)15用双4选1数据选择器实现11中的代码转换。[）解 由于每片双4进1有二个输出，所以共需两片双4选1数据选择器。每片双4选1只能有两个地址端，所有另外两位输入变量应设法折合到4选1的数据输入端D0~D3(1)从题11中的(1)小题可知可以看出，B0~B3均与A0A1如有关系，故拟选用A0A1与4选1地址端相连，将上式进行配项，尽量使每个乘积项中包含A0A1将上式与4选1逻辑表达式对比，可直接画出用两片双4选1数据选择器实现8421码转换成余3码的电路如图4．5 38所示。数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)注意：如果给也配项，则使电路复杂化。（］(2)由题11中的(2)小题可知可以选用与双4选1的地址端相连接，对上式进行配项同4选l的逻辑表达式对比，即可画出用两片双4选1数据选择器实现8421码转换为2421码的电路如图4 5 39所示。（3）由题11中的（3）小题可知数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)可以用一片双4选l实现D0，D1函数A0A1，与其地址输入端相连，另外一片双四选l实现D3D2与A3A2其地址端相连。（)为此对上式作以下变换；将以上两组逻辑函数分别与对比，即可画出用两片选4选1数据选择器实现8421码转换为余3格雷码的电路图如图4．5．40所示数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)16.用4位数值比较器和4位全加器构成4位=进制教转换成842lBCD码的转换电路。［]若大于1001(即十进解 教材上读者已经知道，当4位二进制散转换为8421BcD码时．制的“9”)时，应进行调整．方法是给原数加上“0110”(即十进制6)、按此方法，直接画出本题目的电路如图4 5 42所示。数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)17．试画出数字显示译码器驱动七段数字显示器的系统连接图，要求：一共有7块显示嚣，小数点前有4位整数，后有3位小数。[]解 对最高位，当输入驱动器的口位数据为0000时，应不显示0，故其RBI=0。当RBO成功灭零后．其RBO=0，将它与a2位的RBI相连接．可实现逐位灭0。对小数部分，当最余类推。低位b?2的输人数据为0000时，应不显示0。其RBI也应与次低位b?2的RBI相连，七位显示器及驱动电路示意图如图4.5.43所示。18画出3片4位数值比较器组成的12位数值比较器的连接图。解 每片4位数值比较器只能比较四位数，所以需要3片才能进行12位二进制数的比较。连接图如图4 5 44所示。图中对两个1 2位二进制数～A0。和B11～B0的大小进行比较。I片比较低4位，Ⅱ片比较中4位，Ⅲ片比较高4位，I，Ⅱ片的“P&0”，“P=Q”，“P&Q”(比较输出)分别与Ⅱ片，数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)Ⅲ片的级联，“=“，“&”相连接，I片的“&”，“&”接O，“=”接1。［] 输入“&”连接时允许附加必要的门电19试用两片双4选1数据选择器接成一个16选1数据选择器，路。解 两片双4选1中共包古四组4选1数据选择器．并联连接可扩展成16选1。四组4选1一共需要4个选通信号(可ST)，选通信号由16选1的高两位地址线A3A2。译码产生。16选1的低两位地址A1A0与所有四位4选1相连。设四组4选1的选通信号分别为ST0～ST3，它与*的关系如表4.5.5所示。其关系式为用两片双4选1数据选择器组成的16选1数据器如图4.5.45如果手头有2/4译码器，可更简单地实现16选1，其电路如图4.5.46所示数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)20试利用一片二一十进制译码器。(］接成1位全减器(即1位带借位输人的二进制减法电路)，可以附加必要的门电路。解 假设1位全减器完成A减去B，借位输入(低位向本位的借位)为Ci。借位输出(本位向高位的借位) C0。本位相减结果为F，列出1位全减器的功 能如表4.5.6所示。写出F和C0的最小项表达式数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)可以将二一十译码器的低3位地址线*分别与A，B．C。［］连接．高位地址钱A3接地，由此得到的1位全减器电路如图4.5.47。用并行4位全加器接成将余3代码转换成BCD代码的转换电路。解 余3码转换成842IBCD码，应做“减3”的逗算．但全加器只能做加法运算。不过有余3码-3=[余3码]补 +[一3][余3码] 补补=[余3码] 补+1101 的求在数值上即为余3码。负数的补码为其绝对值的反码加1．因此[-3] 补法是先把0011取反，变成1100，再加上1，最后成为1101。这样全加器的一组加数输入余3码．另一个加数为固定常数1101，其连接线路如图4.5.48所示。数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)22.某化学试验室有化学试剂4种．编为第1～24号．在配方时，必须遵守以下规定：(1)第一号不能与第1 5号同时用；(2)第二号不能与第10号同时用；(3)第5，9，12不能同时用；(4)甩第7号时，须同时配甩第18号；(5)用第10，12号时必须同时配用第24号。[］请设计一十逻辑电路，能在违反上述任何一十规定时．发出报警指示信号。解 设报警指示信号为F，综合以上5条规定，F的逻辑函数为实现该逻辑的电路示意图如图4.5.49所示。23.在输入既有原变量，又有反变量条件下，用与非门实现逻辑函数1)判断在哪些输人信号组合变化条件下，可能发生冒险；(2)用增加多余项方法消除逻辑冒险；(3)用取样方法避免冒险现象。数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)抱歉，获取内容失败请稍后刷新尝试数字电路逻辑设计 数字电路逻辑设计课后习题答案(王毓银+第三版+无水印)［］
上一篇文章：
下一篇文章：
本文标题：[数字逻辑第四版答案]数字逻辑电路 课后答案&版权说明
文章标题： 文章地址：
1、《[数字逻辑第四版答案]数字逻辑电路 课后答案》一文由262阅读网（）网友提供，版权归原作者本人所有，转载请注明出处！
2、转载或引用本网内容必须是以新闻性或资料性公共免费信息为使用目的的合理、善意引用，不得对本网内容原意进行曲解、修改，同时必须保留本网注明的"稿件来源"，并自负版权等法律责任。
3、对于不当转载或引用本网内容而引起的民事纷争、行政处理或其他损失，本网不承担责任。