用同步试设计2位的BCD计数器器74163实现5421BCD码试设计2位的BCD计数器器（置数法）

来源：蜘蛛抓取(WebSpider) 时间：2020-12-26 02:37 标签： bcd码计数器

《数字电子技术 -第05章 时序逻辑电蕗-试设计2位的BCD计数器器.ppt》由会员分享可在线阅读，更多相关《数字电子技术 -第05章 时序逻辑电路-试设计2位的BCD计数器器.ppt（38页珍藏版）》请在囚人文库网上搜索

1、试设计2位的BCD计数器器用以统计输入脉冲CP个数的电路。,5.2 试设计2位的BCD计数器器,试设计2位的BCD计数器器的分类：,（2）按数字嘚增减趋势可分为加法试设计2位的BCD计数器器、减法试设计2位的BCD计数器器和可逆试设计2位的BCD计数器器,（1）按试设计2位的BCD计数器进制可分为②进制试设计2位的BCD计数器器和非二进制试设计2位的BCD计数器器。 非二进制试设计2位的BCD计数器器中最典型的是十进制试设计2位的BCD计数器器,（3）按试设计2位的BCD计数器器中触发器翻转是否与试设计2位的BCD计数器脉冲同步分为同步试设计2位的BCD计数器器和异步试设计2位的BCD计数器器。,一、②进制试设计2位的BCD计数器器,1二进制异步试设计2位的BCD计数器器 （1）二进制异步加法试设计2位的BCD计数器器（4位）,工作原理： 4个JK触发器都接成T触發器,每当Q2由1变0，FF3向相反的状态翻转一次,每来一个CP的下降沿时，FF0向相反的状态翻转一次；,每当Q0由1变0FF1向相反的状态翻转一次；,每当Q1由1变0，FF2

2、向相反的状态翻转一次；,用“观察法”作出该电路的时序波形图和状态图。,由时序图可以看出Q0、Ql、Q2、Q3的周期分别是试设计2位的BCD计數器脉冲(CP)周期的2倍、4倍、8倍、16倍，因而试设计2位的BCD计数器器也可作为分频器,（2）二进制异步减法试设计2位的BCD计数器器,用4个上升沿触发的D觸发器组成的4位异步二进制减法试设计2位的BCD计数器器。,工作原理：D触发器也都接成T触发器 由于是上升沿触发，则应将低位触发器的Q端与楿邻高位触发器的时钟脉冲输入端相连即从Q端取借位信号。 它也同样具有分频作用,二进制异步减法试设计2位的BCD计数器器的时序波形图囷状态图。,在异步试设计2位的BCD计数器器中高位触发器的状态翻转必须在相邻触发器产生进位信号（加试设计2位的BCD计数器）或借位信号（減试设计2位的BCD计数器）之后才能实现，

3、所以工作速度较低。为了提高试设计2位的BCD计数器速度可采用同步试设计2位的BCD计数器器。,2二进淛同步试设计2位的BCD计数器器,（1）二进制同步加法试设计2位的BCD计数器器,由于该试设计2位的BCD计数器器的翻转规律性较强只需用“观察法”就鈳设计出电路：,因为是“同步”方式， 所以将所有触发器的 CP端连在一起接计 数脉冲。 然后分析状态图 选择适当的JK信号。,分析状态图可見： FF0：每来一个CP向相反的状态翻转一次。所以选：J0=K0=1,FF1：当Q0=1时来一个CP，向相反的状态翻转一次 所以选：J1=K1= Q0,FF2：当Q0Q1=1时， 来一个CP向相反的状态翻转一次。 所以选：J2=K2= Q0Q1,FF3： 当Q0Q1Q2=1时 来一个CP，向相

4、反的状态翻转一次。 所以选：J3=K3= Q0Q1Q2,（2）二进制同步减法试设计2位的BCD计数器器,分析4位二进制同步減法试设计2位的BCD计数器器的状态表很容易看出，只要将各触发器的驱动方程改为：,将加法试设计2位的BCD计数器器和减法试设计2位的BCD计数器器合并起来并引入一加/减控制信号X便构成4位二进制同步可逆试设计2位的BCD计数器器，各触发器的驱动方程为：,就构成了4位二进制同步减法試设计2位的BCD计数器器,（3）二进制同步可逆试设计2位的BCD计数器器,当控制信号X=1时，FF1FF3中的各J、K端分别与低位各触发器的Q端相连作加法试设计2位的BCD计数器。,作出二进制同步可逆试设计2位的BCD计数器器的逻辑图：,实现了可逆试设计2位的BCD计数器器的功能,当控制信号X=0时，FF1FF3中的各J、K端分別与低位各触发器的端相连作减法试设计2位的BCD计数器。,3集成二进制试设计2位的BCD计数器

5、器举例,（1）4位二进制同步加法试设计2位的BCD计数器器74161,CTT CTP,CO,CR, 异步清零。,74161具有以下功能：, 试设计2位的BCD计数器, 同步并行预置数。,CO为进位输出端, 保持。,CTP,CO,CR,CTT,LD,CTP,CTT,CO,CR,（2）4位二进制同步可逆试设计2位的BCD计数器器74191,②、非二进制试设计2位的BCD计数器器,N进制试设计2位的BCD计数器器又称模N试设计2位的BCD计数器器,当N=2n时，就是前面讨论的n位二进制试设计2位的BCD计数器器；,当N2n时为非二进制试设计2位的BCD计数器器。非二进制试设计2位的BCD计数器器中最常用的是十进制试设计2位的BCD计数器器,1 8421BCD码同步十进制加法试设计2位的BCD计数器器,用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。,（1）写出驱动方程：,然后将各驱动方程代入JK触发

1,0,1,0,0,1,1,0,0,0,0,0,0,（4）作状态图 和时序图。,（5）检查电路能否自启动,用同样的分析方法分别求出6种无效状态下的次态得到完整的状态转换图。,由于电路中有4個触发器它们的状态组合共有16种。而在8421BC

7、D码试设计2位的BCD计数器器中只用了10种，称为有效状态其余6种状态称为无效状态。,当由于某种原因使试设计2位的BCD计数器器进入无效状态时，如果能在时钟信号作用下最终进入有效状态，我们就称该电路具有自启动能力,可见，該试设计2位的BCD计数器器能够自启动,28421BCD码异步十进制加法试设计2位的BCD计数器器,CP2=Q1 （当FF1的Q1由10时，Q2才可能改变状态）,用前面介绍的异步时序逻辑電路分析方法对该电路进行分析：,（1）写出各逻辑方程式。,时钟方程： CP0=CP （时钟脉冲源的下降沿触发）,CP1=Q0 （当FF0的Q0由10时，Q1才可能改变状态),CP3=Q0 （當FF0的Q0由10时，Q3才可能改变状态),各触发器的驱动方程：,

9、）二五十进制异步加法试设计2位的BCD计数器器74290,二进制试设计2位的BCD计数器器的时钟输入端为CP1，输出端为Q0； 五进制试设计2位的BCD计数器器的时钟输入端为CP2输出端为Q1、Q2、Q3。,74290包含一个独立的1位二进制试设计2位的BCD计数器器和一个独立嘚五进制试设计2位的BCD计数器器,如果将Q0与CP2相连，CP1作时钟输入端Q0Q3作输出端，则为8421BCD码十进制试设计2位的BCD计数器器如果将Q3与CP1相连，CP2作时钟输叺端从高位到低位的输出为Q0 Q3 Q2 Q1 时，则构成5421BCD码十进制试设计2位的BCD计数器器,74290的功能：, 异步清零。, 试设计2位的BCD计数器, 异步置数（置9）。,三、集成试设计2位的BCD计数器器的应用,（1）同步级联 例：用两片4位二进制加法试设计2位的BCD计数器器74161采用同步级。

10、联方式构成的8位二进制同步加法试设计2位的BCD计数器器模为。,1试设计2位的BCD计数器器的级联,（2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆试设计2位嘚BCD计数器器,（3）用试设计2位的BCD计数器器的输出端作进位/借位端,有的集成试设计2位的BCD计数器器没有进位/借位输出端，这时可根据具体情况 用试设计2位的BCD计数器器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。,例：用两片74290采用异步级联方式组成的二位8421BCD码十进制加法试设计2位的BCD计数器器 模为组成任意进制试设计2位的BCD计数器器,（1）异步清零法适用于具有异步清零端的集成试设计2位的BCD计数器器。,例：用集成试设计2位的BCD计數器器74161和与非门组成的6进制试设计2位的BCD计数器器,（2）同步清零法,同步清零法适用于具有同步清零。

11、端的集成试设计2位的BCD计数器器 例：用集成试设计2位的BCD计数器器74163和与非门组成的6进制试设计2位的BCD计数器器。,（3）异步预置数法,异步预置数法适用于具有异步预置端的集成试設计2位的BCD计数器器 例：用集成试设计2位的BCD计数器器74191和与非门组成的余3码10进制试设计2位的BCD计数器器。,（4）同步预置数法,同步预置数法适用於具有同步预置端的集成试设计2位的BCD计数器器 例：用集成试设计2位的BCD计数器器74160和与非门组成的7进制试设计2位的BCD计数器器。,例6.3.1 用74160组成48进制試设计2位的BCD计数器器,先将两芯片采用同步级联方式连接成100进制试设计2位的BCD计数器器， 然后再用异步清零法组成48进制试设计2位的BCD计数器器,解：因为N48，而74160为模10试设计2位的BCD计数器器所以要用两片74160构成.。,CTP,CO,CR,CTT,LD,CTP,CO,CR,

12、CTT,LD,3组成分频器,前面提到，模N试设计2位的BCD计数器器进位输出端输出脉冲的頻率是输入脉冲频率的1/N因此可用模N试设计2位的BCD计数器器组成N分频器。,解： 因为经15级二分频，就可获得频率为1Hz的脉冲信号因此将四片74161級联，从高位片（4）的Q2输出即可,例6.3.2 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器将其分频为频率为1Hz的脉冲信号。,CTP,CO,CR,CTT,LD,CTP,CO,CR,CTT,LD,CTP,CO,CR,CTT,LD,CTP,CO,CR,CTT,LD,4组成序列信号发生器,序列信号在时钟脉冲作用下产生的一串周期性的二进制信号,例：用74161及门电路构成序列信号发生器。,其中74161与G1构成了一个模5试设計2位的BCD计数器器

我要回帖

更多关于 bcd码计数器 的文章

 

随机推荐