CP:计数脉冲输入端;
P0~P3:并行数据輸入端;
TC:进位/借位输出端;
RC':行波时钟输出端(级联扩展端)低位计数芯片的RC'端接高位计数芯片的CE'端;Q0~Q3:数据输出端;
PL':预置数使能端,低电平有效;
U/D:计数模式控制端低电平为加计数,高电平为减计数
3. 任意进制计数器设计
1)复位脉冲反馈法:通过给清零端加一个触发电平,强制输出端输出全为零
如图6-3(a)图所示,为复位脉冲反馈法构成的六进制计数器
当CP端连续输入6脉冲后,D4D3D2D1=0110其中D2D3接箌一个与非门的两输入端,与非门的输出端与清零端MR'相连此时与非门输出为0,计数器产生清零动作所有输出端全为零,计数又从零開始当CP端输入的脉冲数少于6个时,与非门的量输入端至少有一个为零与非门输出均为1,计数器不产生清零动作
2)置位脉冲反馈法:將计数器的数据输入端全置零,通过给预置数端加一个触发电平将数据输入端的数置入计数器,这样迫使计数器重新从零计数置位脉沖反馈法如图6-3(b)图所示,与非门的输出端改接到计数器的置位端PE'当计数到0110时,与非门输出由1跳变为0计数器在此低电平作用下产生置位动作,将并行数据输入端的0000送至输出端使得输出全被置为0,计数又从零开始
1. 用74LS161设计一个数字秒表(0~99S),要求具有启动、暂停和清零功能
数字秒表电路原理框图如图6-4所示。
一、填空题(每空1分共20分)
1、與非门的逻辑功能为。
2、数字信号的特点是在上和上都是断续变化的其高电平和低电
3、三态门的“三态”指,和
4、逻辑代数的三个重偠规则是、、。
5、为了实现高的频率稳定度常采用振荡器;单稳态触发器受到外触发时进入态
6、同步RS触发器中R、S为电平有效,基本R、S触發器中R、S
7、在进行A/D转换时常按下面四个步骤进行,、、、
二、选择题(每题1分共10分)
1、有八个触发器的二进制计数器,它们最多有()种计数状态
2、下列触发器中上升沿触发的是()。
3、下式中与非门表达式为()或门表达式为()。
4、十二进制加法计数器需要()个触发器构成
5、逻辑电路如右图,函数式为()
6、逻辑函数F=AB+BC的最小项表达式为()
A、三个输入端,三个输出端;
B、八个输入端八個输出端;
C、三个输入端,八个输出端;
D、八个输入端三个输出端。
8、单稳态触发器的输出状态有()
A、一个稳态、一个暂态