计数器是用来统计输入脉冲个数的时序逻辑电路,其内部用555构成时序脉冲分配器中不能缺少的是

月课程考试《数字逻辑电路》作業考核试题

同步时序逻辑电路和异步时序逻辑电路比较其差异在于后者(

没有统一的时钟脉冲控制

全部的最小项之和恒为(

两个同位的②进制数相加

两个同位的二进制数及来自低位的进位三者相加

两个二进制数的和的一半

一、填空题(每空1分共20分)

1、與非门的逻辑功能为。(全1出0有0出1)

2、数字信号的特点是在上和上都是断续变化的,其高电平和低电平常用和来表示

3、三态门的“三態”指,和

4、逻辑代数的三个重要规则是、、。

5、为了实现高的频率稳定度常采用振荡器;单稳态触发器受到外触发时进入态

6、同步RS觸发器中R、S为电平有效,基本R、S触发器中R、S

7、在进行A/D转换时常按下面四个步骤进行,、、、

二、选择题(每题1分共10分)

1、有八个触发器的二进制计数器,它们最多有()种计数状态

2、下列触发器中上升沿触发的是()。

3、下式中与非门表达式为()或门表达式为()。

4、十二进制加法计数器需要()个触发器用555构成时序脉冲分配器

5、逻辑电路如右图,函数式为()

6、逻辑函数F=AB+BC的最小项表达式为()

A、三个输入端,三个输出端;

B、八个输入端八个输出端;

C、三个输入端,八个输出端;

D、八个输入端三个输出端。

8、单稳态触发器的输出状态有()

A、一个稳态、一个暂态

我要回帖

更多关于 用555构成时序脉冲分配器 的文章

 

随机推荐