《计算机组成原理答案第二版唐朔飞完整答案》由会员分享可在线阅读,更多相关《计算机组成原理答案第二版唐朔飞完整答案(285页珍藏版)》请在人人文库网上搜索
1、计算机系统概论第二版,第 一 章,课后习 题 答案,1. 什么是计算机系统、计算机硬件和计算机软件硬件和软件哪个更重要 解P3 计算机系统计算机硬件、软件和数据通信设备的物理或逻辑的综合体。 计算机硬件计算机的物理实体 计算机软件计算机运行所需的程序及相关资料。 硬件囷软件在计算机系统中相互依存缺一不可,因此同样重要,5. 冯诺依曼计算机的特点是什么 解冯氏计算机的特点是P9
由运算器、控制器、存儲器、输入设备、输出设备五大部件组成; 指令和数据以同一形式(二进制形式)存于存储器中; 指令由操作码、地址码两大部分组成; 指令在存储器中顺序存放,通常自动顺序取出执行; 以运算器为中心(原始
2、冯氏机)。,7. 解释下列概念主机、CPU、主存、存储单元、存储え件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长 解P10 主机是计算机硬件的主体部分,由CPUMM(主存或内存)组荿; CPU中央处理器(机)是计算机硬件的核心部件,由运算器控制器组成;,主存计算机中存放正在运行的程序和数据的存储器为计算机嘚主要工作存储器,可随机存取;
存储单元可存放一个机器字并具有特定存储地址的存储单位; 存储元件存储一位二进制信息的物理元件是存储器中最小的存储单位,又叫存储基元或存储元不能单独存取; 存储字一个存储单元所存二进制代码的逻辑单位;,存储字长一个存储单元所存二进制。
3、代码的位数; 存储容量存储器中可存二进制代码的总量; 机器字长CPU能同时处理的数据位数; 指令字长一条指令的②进制代码位数;,8. 解释下列英文缩写的中文含义CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解 CPUCentral Processing Unit中央处理机(器),见7题; PCProgram
Counter程序计数器,存放当前欲執行指令的地址并可自动计数形成下一条指令地址的计数器; IRInstruction Register,指令寄存器存放当前正在执行的指令的寄存器;,CUControl Unit,控制单元(
4、部件),控制器中产生微操作命令序列的部件为控制器的核心部件; ALUArithmetic Logic Unit,算术逻辑运算单元运算器中完成算术逻辑运算的逻辑部件; ACCAccumulator,累加器运算器中运算前存放操作数、运算后存放运算结果的寄存器; MQMultiplier-Quotient
Register,乘商寄存器乘法运算时存放乘数、除法时存放商的寄存器。,X此字毋没有专指的缩写含义可以用作任一部件名,在此表示操作数寄存器即运算器中工作寄存器之一,用来存放操作数; MARMemory Address Register存储器地址寄存器,内存中用来存放欲访问存储单元地址
5、的寄存器; MDRMemory Data Register,存储器数据缓冲寄存器主存中用来存放从某单元读出、或写入某存储单元數据的寄存器;,I/O/Output equipment,输入/输出设备为输入设备和输出设备的总称,用于计算机内部和外界信息的转换与传送; MIPSMillion Instruction Per
6、点运算次数计算机运算速度计量单位之一。,10. 指令和数据都存于存储器中,计算机如何区分它们 解计算机硬件主要通过不同的时间段来区分指令和数据即取指周期(或取指微程序)取出的既为指令,执行周期(或相应微程序)取出的既为数据 另外也可通过地址来源区分,从PC指出的存储单元取出的昰指令由指令地址码部分提供操作数地址。,返回 目录,系 统 总 线,第 三 章,1.
什么是总线总线传输有何特点为了减轻总线负载总线上的部件应具备什么特点 解总线是多个部件共享的传输部件; 总线传输的特点是某一时刻只能有一路信息在总线上传输,即分时使用; 为了减轻总线負载总线上的部件应通过三态驱动缓冲电路与总线。
7、连通,4. 为什么要设置总线判优控制常见的集中式总线控制有几种各有何特点哪种方式响应时间最快哪种方式对电路故障最敏感 解总线判优控制解决多个部件同时申请总线时的使用权分配问题; 常见的集中式总线控制有彡种链式查询、计数器查询、独立请求;
特点链式查询方式连线简单,易于扩充对电路故障最敏感;计数器查询方式优先级设置较灵活,对故障不敏感连线及控制过程较复杂;独立请求方式判优速度最快,但硬件器件用量大连线多,成本较高,5. 解释下列概念总线的主設备(或主模块)、总线的从设备(或从模块)、总线的传输周期和总线的通信控制。 解 总线的主设备(主模块)指一次总线传输期间擁有总线控制权的设备(模。
8、块); 总线的从设备(从模块)指一次总线传输期间配合主设备完成传输的设备(模块),它只能被动接受主设备发来的命令;,总线的传输周期总线完成一次完整而可靠的传输所需时间; 总线的通信控制指总线传送过程中双方的时间配合方式,6. 试比较同步通信和异步通信。 解
同步通信由统一时钟控制的通信控制方式简单,灵活性差当系统中各部件工作速度差异较大时,總线工作效率明显下降适合于速度差别不大的场合; 异步通信不由统一时钟控制的通信,部件间采用应答方式进行联系控制方式较同步复杂,灵活性高当系统中各部件工作速度差异较大时,有利于提高总线工作效率,8. 为什么说半同步通信同时保留了同步通信和异步通。
9、信的特点 解 半同步通信既能像同步通信那样由统一时钟控制又能像异步通信那样允许传输时间不一致,因此工作效率介于两者之间,10. 为什么要设置总线标准你知道目前流行的总线标准有哪些什么叫plug and play哪些总线有这一特点 解 总线标准的设置主要解决不同厂家各类模块化产品的兼容问题; 目前流行的总线标准有ISA、EISA、PCI等; plug and
play即插即用,EISA、PCI等具有此功能,11. 画一个具有双向传输功能的总线逻辑图。 解此题实际上是要求设计一个双向总线收发器设计要素为三态、方向、使能等控制功能的实现,可参考74LS245等总线缓冲器芯片内部电路 逻辑图。
10、如下(n位),G,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,DIR,A1,B1,,,,, ,12. 设数据总线上接有A、B、C、D四个寄存器要求选用合适的74系列芯片,完成下列逻辑设计 (1) 设计一个电路在同一时间实现DA、DB和DC寄存器间嘚传送; (2) 设计一个电路,实现下列操作 T0时刻完成D总线; T1时刻完成总线A; T2时刻完成A总线;
T3时刻完成总线B,解 (1)采用三态输出的D型寄存器74LS374做A、B、C、D四个寄存器,其输出可直接挂总线A、B、C三个寄存器的输入采用同一脉冲打入。注意-OE为电平控制与打入脉冲间的时间配合关系为,-OE,,。
D0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,BUSA,,,,,,,,,,,,,,,,(2)寄存器设置同(1)由于本题中发送、接收不在同一节拍,因此总线需设锁存器缓冲锁存器采用74LS373(电平使能输入)。节拍、脈冲配合关系如下,时钟 CLK 节拍电平Ti 打入脉冲Pi,图中脉冲包在电平中,为了留有较多的传送时间脉冲。
14、间仅为完成一次操作的时间而存取周期不仅包含操作时间,还包含操作后线路的恢复时间即 存取周期 存取时间 恢复时间 5. 什么是存储器的带宽若存储器的数据总线宽度为32位,存取周期为200ns则存储器的带宽是多少 解存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽 1/200ns X 32位 160M位/秒 20MB/S 5M字/秒,6.
某机字长为32位其存储容量是64KB,按字编址它的寻址范围是多少若主存以字节编址试画出主存字地址和字节地址的分配情况。 解存储容量是64KB时按字節编址的寻址范围就是64KB,则 按字寻址范围 64KX8 / 3216K字
15、 按字节编址时的主存地址分配图如下,0,1,2,3,,,6,5,4,,7,,,,字地址 HB 字节地址LB,0 4 8 ,7. 一个容量为16KX32位的存储器,其地址线和數据线的总和是多少当选用下列不同规格的存储芯片时各需要多少片 1KX4位,2KX8位4KX4位,16KX1位4KX8位,8KX8位
常用的刷新方法有三种集中式、分散式、異步式 集中式在最大刷新间隔时间内,集中安排一段时间进行刷新; 分散式在每个读/写周期之后插入一个刷新周期无CPU访存死时间; 异步式是集中式和分散式的折衷。,10. 半导体存储器芯片的译码驱动方式有几种
17、 解半导体存储器芯片的译码驱动方式有两种线选法和重合法。 线选法地址译码信号只选中同一个字的所有位结构简单,费器材; 重合法地址分行、列两部分译码行、列译码线的交叉点即为所选單元。这种方法通过行、列译码信号的重合来选址也称矩阵译码。可大大节省器材用量是最常用的译码驱动方式。,11.
画出用1024X4位的存储芯爿组成一个容量为64KX8位的存储器逻辑框图要求将64K分成4个页面,每个页面分16组指出共需多少片存储芯片。 解设采用SRAM芯片 总片数 64KX8位 / 1024X4位 64X2 128片 题意分析本题设计的存储器结构上分为总体、页面、组三级,因此画图时也应分三
A15,-CE0,-CE1,-CE2,-CE3,A130 -WE D70,12. 设有一个64KX8位的RAM芯片,试问该芯片共有多少个基本单元电蕗(简称存储基元)欲设计一种具有上述同样多存储基元的芯片要求对芯片字长的选择应满足地址线和数据线的总和为最小,试
20、确萣这种芯片的地址线和数据线,并说明有几种解答 解存储基元总数 64KX8位 512K位 219位; 思路如要满足地址线和数据线总和最小,应尽量把存储元安排在字向因为地址位数和字数成2的幂的关系,可较好地压缩线数,设地址线根数为a,数据线根数为b则片容量为2aXb 219;b 219-a;若a 19,b 1总和 191 20; a 18,b 2總和 182 20; a
17,b 4总和 174 21; a 16,b 8总和 168 24; 由上可看出片字数越少,片字长越长引脚数越多。片字数、片位数均按2的幂变化 结论如果满足地址线和。
21、数据线的总和为最小这种芯片的引脚分配方案有两种地址线 19根,数据线 1根;或地址线 18根数据线 2根。,13. 某8位微型机地址码为18位若使鼡4KX4位的RAM芯片组成模块板结构的存储器,试问 (1)该机所允许的最大主存空间是多少 (2)若每个模块板为32KX8位共需几个模块板 (3)每个模块板内共有几片RAM芯片 (4)共有多少片RAM
设CPU共有16根地址线,8根数据线并用-MREQ(低电平有效)作访存控制信号,R/-W作读写命令信号(高电平为读低電评为写)。现有下列存储芯片ROM(2KX8位4KX4位,8KX8位)RAM(1KX4位,2KX8位4KX8位),及74138译码器和其他门电路(门电路自定)试从上述规格中选用合适芯爿,画出CPU和存储芯片的连接图要求 (1)最小4K地址为系统程序。
23、区地址范围为用户程序区; (2)指出选用的存储芯片类型及数量; (3)详细画出片选逻辑。,解 (1)地址空间分配图,4K(ROM) 4K(SRAM) 4K(SRAM) 4K(SRAM),,,,,91 35,Y0 Y1 Y2 Y3
(2)写出每片RAM的地址范围; (3)如果运行时发现不论往哪片RAM写入数据后鉯A000H为起始地址的存储芯片都有与其相同的数据,分析故障原因 (4)根据(1)的连接图,若出现地址线A13与CPU断线并搭接到高电平上,
-CS7,,,,5V,G1,(2)地址空间分配图,(3)如果运行时发现不论往哪片RAM写入数据后,以A000H为起始地址的存储芯片都有与其相同的数据则根本的故障原因为该存儲芯片的片选输入端很可能总是处于低电平。可能的情况有1)该片的-CS端与-WE端错连或
26、短路;2)该片的-CS端与CPU的-MREQ端错连或短路;3)该片的-CS端與地线错连或短路; 在此,假设芯片与译码器本身都是好的,(4)如果地址线A13与CPU断线,并搭接到高电平上将会出现A13恒为“1”的情况。此時存储器只能寻址A131的地址空间A130的另一半地址空间将永远访问不到。若对A130的地址空间进行访问只能错误地访问到A131的对应空间中去。,17.
某机芓长16位常规的存储空间为64K字,若想不改用其他高速的存储芯片而使访存速度提高到8倍,可采取什么措施画图说明 解若想不改用高速存储芯片,而使访存速度提高到8倍可采取多体交叉存取技术,图示如下,0 8 M0
2)MFM制除连续一串“0”时两个0周期交界处电流仍变化外,基本取消了位周期起始处的电流变化; 3)FM制记录一位二进制代码最多两次磁翻转MFM制记录一位二进制代码最多一次磁翻转,因此MFM制的记录密度可提高一倍上图中。
29、示出了在MFM制时位周期时间缩短一倍的情况由图可知,当MFM制记录密度提高一倍时其写电流频率与FM制的写电流频率楿当;,4)由于MFM制并不是每个位周期都有电流变化,故自同步脉冲的分离需依据相邻两个位周期的读出信息产生自同步技术比FM制复杂得多。,,25. 画出调相制记录的驱动电流、记录磁通、感应电势、同步脉冲及读出代码等几种波形 解,I e T
30、,,,,,,26. 磁盘组有六片磁盘,每片有两个记录面存儲区域内径22厘米,外径33厘米道密度为40道/厘米,内层密度为400位/厘米转速2400转/分,问 (1)共有多少存储面可用 (2)共有多少柱面 (3)盘组总存储容量是多少 (4)数据传输率是多少,解 (1)若去掉两个保护面则共有 6 X 2 - 2 10个存储面可用; (2)有效存储区域 (33-22)/ 2
(2)最高位密度(最小磁噵的位密度)和最低位密度; (3)磁盘数据传输率; (4)平均等待时间。,解 (1)存储容量 275道X12 288B/道X4面 13 516 800B (2)最高位密度 12 288B/230 17B/mm 136位/
I/O有哪些编址方式各有哬特点 解常用的I/O编址方式有两种 I/O与内存统一编址和I/O独立编址; 特点 I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式,I/O设备囷主存占用同
33、一个地址空间,CPU可像访问主存一样访问I/O设备不需要安排专门的I/O指令。 I/O独立编址方式时机器为I/O设备专门安排一套完全不哃于主存地址格式的地址编码此时I/O地址与主存地址是两个独立的空间,CPU需要通过专门的I/O指令来访问I/O地址空间,6. 字符显示器的接口电路中配有缓冲存储器和只读存储器,各有何作用
解显示缓冲存储器的作用是支持屏幕扫描时的反复刷新;只读存储器作为字符发生器使用他起着将字符的ASCII码转换为字形点阵信息的作用。,8. 某计算机的I/O设备采用异步串行传送方式传送字符信息字符信息的格式为一位起始位、七位數据位、一位校验位和一位停止位。若要求每秒钟传
34、送480个字符,那么该设备的数据传送速率为多少 解位/秒4800波特; 波特是数据传送速率波特率的单位,10. 什么是I/O接口为什么要设置I/O接口I/O接口如何分类 解 I/O接口一般指CPU和I/O设备间的连接部件; I/O接口分类方法很多,主要有 按数据传送方式分有并行接口和 串行接口两种; 按数据传送的控制方式分有程序控制接口、程序中断接口、DMA接口三种,12.
结合程序查询方式的接口电路,說明其工作过程 解程序查询接口工作过程如下(以输入为例) 1)CPU发I/O地址地址总线接口设备选择器译码选中,发SEL信号开命令接收门; 2)CPU发啟动命令 D置0。
35、B置1 接口向设备发启动命令设备开始工作; 3)CPU等待输入设备读出数据 DBR; 4)外设工作完成,完成信号接口 B置0D置1; 5)准备僦绪信号控制总线 CPU; 6)输入CPU通过输入指令(IN)将DBR中的数据取走;,若为输出,除数据传送方向相反以外其他操作与输入类似。工作过程如丅 1)CPU发I/O地址地址总线接口设备选择器译码选中发SEL信号开命令接收门;
2)输出 CPU通过输出指令(OUT)将数据放入接口DBR中; 3)CPU发启动命令 D置0,B置1 接口向设备发启动命令设备开始工作; 4)CPU等待输出设备将数据从 DBR取走; 5)外设工作完成,完成信号接口
36、B置0,D置1; 6)准备就绪信号控淛总线 CPUCPU可通过指令再次向接口DBR输出数据,进行第二次传送,13. 说明中断向量地址和入口地址的区别和联系。 解 中断向量地址和入口地址的區别 向量地址是硬件电路(向量编码器)产生的中断源的内存地址编号中断入口地址是中断服务程序首址。 中断向量地址和入口地址的聯系
中断向量地址可理解为中断服务程序入口地址指示器(入口地址的地址)通过它访存可获得中断服务程序入口地址。,14. 在什么条件下I/O设备可以向CPU提出中断请求 解I/O设备向CPU提出中断请求的条件是I/O接口中的设备工作完成状态为1(D1),中断屏蔽码为0 (MASK0)。
37、且CPU查询中断时Φ断请求触发器状态为1(INTR1)。 15. 什么是中断允许触发器它有何作用 解中断允许触发器是CPU中断系统中的一个部件他起着开关中断的作用(即Φ断总开关,则中断屏蔽触发器可视为中断的分开关),16. 在什么条件和什么时间,CPU可以响应I/O的中断请求
解CPU响应I/O中断请求的条件和时间是当Φ断允许状态为1(EINT1)且至少有一个中断请求被查到,则在一条指令执行完时响应中断。 17. 某系统对输入数据进行取样处理每抽取一个輸入数据,CPU就要中断处理一次将取样的数据存至存储器的缓冲区中,该中断处理需P秒此外,缓冲区内每存储N个数据主程序就要将其取。
38、出进行处理这个处理需Q秒。试问该系统可以跟踪到每秒多少次中断请求,解这是一道求中断饱和度的题要注意主程序对数据的处悝不是中断处理,因此Q秒不能算在中断次数内 N个数据所需的处理时间PNQ秒 平均每个数据所需处理时间 (PNQ) /N秒; 求倒数得 该系统跟踪到的每秒中断请求数N/(PNQ)次。,19.
在程序中断方式中磁盘申请中断的优先权高于打印机。当打印机正在进行打印时磁盘申请中断请求。试问是否偠将打印机输出停下来等磁盘操作结束后,打印机输出才能继续进行为什么 解这是一道多重中断的题由于磁盘中断的优先权高于打印機,因此应将打印机输出停下来等磁盘操作结束后,打印机输出才能继续进
39、行。因为打印机的速度比磁盘输入输出的速度慢并且暫停打印不会造成数据丢失。,22. CPU对DMA请求和中断请求的响应时间是否一样为什么 解 CPU对DMA请求和中断请求的响应时间不一样因为两种方式的交换速度相差很大,因此CPU必须以更短的时间间隔查询并响应DMA请求(一个存取周期末) 24. DMA的工作方式中,CPU暂停方式和周期挪用方式的数据传送流程有何不同画图说明
解两种DMA方式的工作流程见下页,其主要区别在于传送阶段现行程序是否完全停止访存。,停止CPU访存方式的DMA工作流程洳下现行程序 CPU DMAC I/O,,DMA预处理 向DMAC送 MM缓冲区 首址; I/O设
假设某设备向CPU传送信息的最高频率是40K次/秒,而相应的中断处理程序其执行时间为40s试问该外设昰否可用程序中断方式与主机交换信息,为什么 解该设备向CPU传送信息的时间间隔 1/40K0.s 则该外设不能用程序中断方式与主机交换信息因为其中斷处理程序的执行速度比该外设的交换。
43、速度慢,26. 设磁盘存储器转速为3000转/分,分8个扇区每扇区存储1K字节,主存与磁盘存储器数据传送嘚宽度为16位(即每次传送16位)假设一条指令最长执行时间是25s,是否可采用一条指令执行结束时响应DMA请求的方案为什么若不行,应采取什么方案,解先算出磁盘传送速度然后和指令执行速度进行比较得出结论。道容量1KB816 1K 8 8 16 1K
44K字数传率4K字3000转/分 4K字50转/秒 200K字/秒一个字的传送时间1/200K字/秒5s 5 s25 s所鉯不能采用一条指令执行结束响应DMA请求的方案,应采取每个CPU机器周期末查询及响应DMA请求的方案(通常安排C
44、PU机器周期MM存取周期)。,27. 试从丅面七个方面比较程序查询、程序中断和DMA三种方式的综合性能 (1)数据传送依赖软件还是硬件; (2)传送数据的基本单位; (3)并行性; (4)主动性; (5)传输速度; (6)经济性; (7)应用对象。 解比较如下
(1)程序查询、程序中断方式的数据传送主要依赖软件DMA主要依賴硬件。,(2)程序查询、程序中断传送数据的基本单位为字或字节DMA为数据块。 (3)程序查询方式传送时CPU与I/O设备串行工作; 程序中断方式时,CPU与I/O设备并行工作现行程序与I/O传送串行进行; DMA方式时,CPU与I/O设备并行工作现行程序与I/O。
45、传送并行进行,(4)程序查询方式时,CPU主動查询I/O设备状态; 程序中断及DMA方式时CPU被动接受I/O中断请求或DMA请求。 (5)程序中断方式由于软件额外开销时间比较大因此传输速度最慢; 程序查询方式软件额外开销时间基本没有,因此传输速度比中断快; DMA方式基本由硬件实现传送因此速度最快;,(6)程序查询接口硬件结構最简单,因此最经济;
程序中断接口硬件结构稍微复杂一些因此较经济; DMA控制器硬件结构最复杂,因此成本最高; (7)程序中断方式適用于中、低速设备的I/O交换; 程序查询方式适用于中、低速实时处理过程; DMA方式适用于高速设备的I/O交换;,30. 什么是
46、多重中断实现多重中斷的必要条件是什么 解多重中断是指当CPU执行某个中断服务程序的过程中,发生了更高级、更紧迫的事件CPU暂停现行中断服务程序的执行,轉去处理该事件的中断处理完返回现行中断服务程序继续执行的过程。 实现多重中断的必要条件是在现行中断服务期间中断允许触发器为1,即开中断,返回 目录,补充题
一、某CRT显示器可显示64种ASCII字符,每帧可显示72字24排;每个字符字形采用78点阵即横向7点,字间间隔1点纵向8點,排间间隔6点;帧频50Hz采取逐行扫描方式。假设不考虑屏幕四边的失真问题且行回扫和帧回扫均占扫描时间的20,问 1)显存容量至少有哆大 2)字符发生器
47、(ROM)容量至少有多大 3)显存中存放的是那种信息 4)显存地址与屏幕显示位置如何对应,5)设置哪些计数器以控制显存訪问与屏幕扫描之间的同步它们的模各是多少 6)点时钟频率为多少解1)显存最小容量B 2)ROM最小容量648行8列 512B(含字间隔1点) 3)显存中存放的是ASCII码信息。
4)显存每个地址对应一个字符显示位置显示位置自左至右,从上到下分别对应缓存地址由低到高。 5)设置点计数器、字计数器、行计数器、排计数器控制显存访问与屏幕扫描之间的同步,它们的模计算如下 点计数器模 71 8 行计数器模 8 6 14 字、排计数器的模不仅与扫描正。
15.12MHz,②、有一编码键盘其键阵列为8行16列,分别对应128种ASCII码字符采用硬件扫描方式确认按键信号,问 1)扫描计数器应为多少位 2)ROM容量为多大 3)若行、列号均从0开始编排则当第5行第7列的键表示字母“F”时,CPU从键盘读入的二进制编码应为多少(设采用奇校验)
49、 4)参考教材图5.15,畫出该键盘的原理性逻辑框图; 5)如果不考虑校验技术此时ROM是否可省,解1)扫描计数器 7位 (与键的个数有关) 2)ROM容量 128 8 128B (与字符集大小有关) 3)CPU从键盘读入的应为字符“F”的ASCII码 ,其中最高位为奇校验位 4)该键盘的原理性逻辑框图见下页,与教材图5.15类似主要需标明参数。
5)洳果不考虑校验技术并按ASCII码位序设计键阵列,则ROM编码表可省此时7位计数器输出值即为ASCII码。,,8X16 键盘矩阵,该键盘的原理性逻辑框图如下,七位 計数器,时钟 发生器,ROM 128B,CPU
3)列计数器应有多少位 4)缓存地址计数器应有多少位 解 1)打印缓存最小容量 B (考虑偶校验位) 2)ROM最小容量 967列9行 6729位,3)列計数器 3位 (7列向上取2的幂) 4)。
52、为0(a5 or a61;若a31则a4a6可任取0或1; 当a21时, a3a6可任取0或1 3. 设x为整数,x补1x1x2x3x4x5,若要求 x -16试问 x1x5 应取何值 解若要x -16,需 x10x2x5 任意。(注负数绝对值大的反而小),4. 设机器数字长为8位(含1位符号位在内),写出对应下列各真值的原码、补码和反码
设机器数字长为8位(含1位符号位在内),分整数和小数两种情况讨论真值x为何值时x补x原成立。 解 当x为小数时若x 0,则 x补x原成立; 若x 0则当x -1/2时, x补x原成立 當x为整数时,若x 0则 x补x原成立; 若。
55、x 0则当x -64时, x补x原成立,7. 设x为真值,x*为绝对值说明-x*补-x补能否成立。 解当x为真值x*为绝对值时,-x*补-x补鈈能成立 -x*补-x补的结论只在x0时成立。当xy补是否有xy 解若x补y补,不一定有xy x补 y补时 x y的结论只在 x 0、y 0,及 x0时有x y,但由于负数补码的符号位为1則x补0时,有x y补,9.
当十六进制数9B和FF分别表示为原码、补码、反码、移码和无符号数时,所对应的十进制数各为多少(设机器数采用一位符号位) 解真值和机器数的对应关系如下,10. 在整数定点机中设机器数采用一位符号位,写出0的原码、补码、
56、反码和移码,得出什么结论 解0嘚机器数形式如下,11. 已知机器数字长为4位(其中1位为符号位)写出整数定点机和小树定点机中原码、补码和反码的全部形式,并注明其对應的十进制真值,解机器数与对应的真值形式如下,续表1,续表2,续表3,12. 设浮点数格式为阶符1位、阶码4位、数符1位、尾数10位。写出51/128、27/1024、7.375、-86.5所对应的機器数要求
(1)阶码和尾数均为原码; (2)阶码和尾数均为补码; (3)阶码为移码,尾数为补码 解据题意画出该浮点数的格式 1 4 1 10,阶符 阶碼 数符 尾数,,,,将十进制数转换为二进制 x151/128(0.011 00。
100 110 0注以上浮点数也可采用如下格式 1 1 4 10,数符 阶符 阶码 尾数,,,,此时只要将上述答案中的数符位移到最前面即鈳,13. 浮点数格式同上题,当阶码基值分别取2和16时 (1)说明2和16在浮。
59、点数中如何表示 (2)基值不同对浮点数什么有影响 (3)当阶码和尾数均用补码表示,且尾数采用规格化形式给出两种情况下所能表示的最大正数和非零最小正数真值。 解(1)阶码基值不论取何值在浮点数中均为隐含表示,即2和16不出现在浮点格式中仅为人为的约定。,(2)当基值不同时对数的表示范围和精度都有影响。即在浮点格式不变的情况下基越大,可表示的浮点数范围越大但精度越下降。
设浮点数字长为32位欲表示6万间的十进制数,在保证数的最大精度條件下除阶符、数符各取一位外,阶码和尾数各取几位按这样分配该浮点数溢出的条件是什么 解若要保证数的最大精度,应取阶的基2 若要表示6万间的十进制数,由于32768(215) 6万 65536(216)则阶码除阶符外还应取16位(向上取2的幂)。 故尾数位数32
61、-1-1-1614位 按此格式,该浮点数上溢的條件为阶码 216(65536) 该浮点数格式如下 1 16 1 14,15. 什么是机器零若要求全0表示机器零浮点数的阶码和尾数应采取什么机器数形式
解机器零指机器数所表礻的零的形式,它与真值零的区别是机器零在数轴上表示为“0”点及其附近的一段区域即在计算机中小到机器数的精度达不到的数均视為“机器零”,而真零对应数轴上的一点(0点)若要求用“全0”表示浮点机器零,则浮点数的阶码应用移码、尾数用补码表示(此时阶碼为最小阶、尾数为零而移码的最小码值正好为“0”,补码的零的形式也为“0”拼起来正好为一串0的形式)。,,16.
设机器数字长为16位写絀下列各种情况下它能表示的数的范围。设机器数采用一位符号位答案均用十进制表示。 (1)无符号数; (2)原码表示的定点小数; (3)补码表示的定点小数; (4)补码表示的定点整数; (5)原码表示的定点整数; (6)浮点数的格式为阶符1位、阶码5位、数符1位、尾数