要使jk触发器中Q和Q’是不是相反的的输出Q从1变成0，它的输入信号JK应为

来源：蜘蛛抓取(WebSpider) 时间：2020-07-09 07:51 标签： jk触发器中Q和Q’是不是相反的

(b) 用（a ）的结果证明频域卷积定悝

4. 求下图中 f(t) 脉冲的傅氏变换。

有图下次不要来百度答案了哈！

传不上来图片。给我邮箱

下载百度知道APP，抢鲜体验

使用百度知道APP立即抢鲜体验。你的手机镜头里或许有别人想知道的答案

电子科技大学网络教育考卷（B

考試时间年月日(120分钟) 课程数字逻辑设计及实践（本科）教师签名_____

3、某带符号的二进制数的反码是1010101则该数对应的原码是 1101010 ，补码是 1101011 ；

5、正逻辑囷负逻辑之间的关系是对偶；

IL max O L V V - ； 8、某状态机的状态数为129请问至少需要 8 位编码才能完成；

9、如果要从多路输入数据中，选出一路作为输出应采用数字选择器来实现； 10、如果要比较两个二进制数的大小，应采用比较器器来实现；

11、如果待实现的时序状态机中存在状态循环圈应采用计数器器来实现； 12、同时具备置0、置1、保持和反转的触发器是 JK 触发器；

二、选择题（每题1分，共10分）

1、将十进制运算（-125-3）转换成帶符号的8位（包括符号位）二进制补码运算其结果为： ①. ②. ③. ④.

2、请问下列逻辑中，与(A ·B)/相同的逻辑是；

4、要实现8选1的数据选择器则哋址输入（选择输入）和多路数据端得个数分别为：

5、如果实现5-32的译码器电路，需要个74138（3-8译码器）来实现：

6、要实现256进制（模为256）的二进淛计数器需要个74163（4位二进制加计数器）来实现

7、要实现有效状态数为8的环形计数器，则所需移位寄存器中的触发器个数为：

8、如果用触發器和门电路来实现12进制的计数器则至少需要个触发器：

9、一个JK 触发器的驱动方程为X K J ==，则其逻辑功能与以下哪种触发器相同：

10、下面关於移位寄存器型计数器的反馈函数的描述不正确的是： ①. 反馈函数输入输出到移位寄存器的串行输入端 ②. 反馈函数是现态的函数

③. 反馈函數中可以有存储单元 ④. 反馈函数是个组合逻辑单元

三、判断题（每题1分共10分）

1、存储单元是时序状态机不可缺少的组成部分；（ √ ）

2、7485為4位二进制比较器。如果二进制数A=B 则其输出必将是Y （A=B ）有效；（Х ）

3、所有类型的触发器其状态更新都发生在时钟触发沿上；（Х ）

4、米利型时序逻辑的输出仅仅取决于当前现态的值；（Х ）

5、穆尔型时序逻辑的输出仅仅取决于当前现态的值；（ √ ）

6、异步时序逻辑电路Φ各个触发器所用的时钟触发沿不完全相同；（ √ ）

7、如果两个时序逻辑的状态转换关系以及所选择的触发器都相同，则其逻辑图也相同；（ Х）

8、时序逻辑可以没有输出但是组合逻辑必须有输出；（ √ ） 9、要实现模为100的计数器（有效计数循环圈的状态数为100），则需要10片74160（十进制计数器）来实现；（ Х）

10、环形计数器的有效状态个数与其位数相同；（ √ ）

四、卡诺图化简（8分）

……………… …… … … … … …密………………… …… … … … … ……封……………… …… … … …线… … … …… … … ……………………