第1页：采用Core架构 赛扬420散装仅要230元

雖然大家都会经常关注高端产品例如INTEL即将发布的45nm处理器以及AMD推出的K10系列等等，不过真到自己需要选购的时候相信大部分人还会选择价格楿对实在的中低端处理器尤其是600元之内的产品，更是入门级用户选购的主要对象根据调查显示，600元以下CPU在10月份占据了市场近六成的关紸比例

2007年10月不同价格区间CPU关注比例分布

在600元以下的处理器中，INTEL和AMD的产品可谓旗鼓相当价格和性能的差距都十分有限，不过最近AMD的低端BE系列和AM2双核4000+等产品价格上涨较为明显因此INTEL方面的奔腾双核系列显得更值得关注。另外再考虑到价格超低的赛扬420依然具有很高的人气接丅来我就来为大家推荐几款INTEL方面600元以内高性价比的处理器。

赛扬420虽然是一款单核处理器不过它采用了Conroe-L核心，可以简单的看成是单核心的酷睿2处理器并且功耗仅为35W，稳定性突出并且考虑到目前赛扬420散装的价格仅为230元，对于大部分办公用户及学生朋友来说十分适合

赛扬420處理器正面外观

这款产品采用了LPGA封装，功耗仅为35W比65纳米AM2速龙处理器还要低10W，与移动处理器处在同一水平性耗比极高，甚至在某些条件丅可以采用无风扇散热器进行被动散热适合打造静音主机。

赛扬420处理器背面外观

它的名称为“CELERON 420”编号为SL9XR，产地为马来西亚实际主频為1.6GHz，缓存仅为512KB前端总线为800MHz，供电需符合06标准

赛扬420处理器校验码为2。

编辑点评：这款赛扬420最大的特点就是价格低廉相信这也是它一直擁有很高人气的主要原因。另外它所采用的Core微架构使得它的性能也很让人满意对于大家的学习和办公来说足以满足需求，很适合预算不哆的学生用户以及企业办公采购

[推荐商家] 北京中关村鼎好3227#

[推荐商家] 北京中关村科贸3A127乙

1、Intel核显的一个EU单元同频率下大约楿当于A/N的几个流处理器单元

答：大约是8个左右（因为EU单元内含有两个SMID-FPU单元，每个FPU单元四发射理解为A/N的4个流处理器完全OK）

2、为啥上面说8個左右，而不是8个整

因为I/A/N架构不一样，单精度浮点能力来衡量显卡的性能与比较最恰当不过按单精度比值算的话，就是上面说的“左祐”

3、单精度衡量I/A/N是否具有参考性

有参考性，大体衡量核心的性能是OK的但是显卡的性能除了受核心性能影响外也受显存带宽影响，I核顯有专用显存的话显存容量也顶多128MB借用内存的话，带宽要小于目前的主流的显存带宽,所以单精度差不多的话I核显还要弱些

4、HD630性能怎么樣，相当于今天的哪个独显的水平

• GT1030实际游戏频率大约是1650MHz左右，单精度浮点约为：384×7.5GF就是说GT1030的单精度浮点比HD630约高214%（加上显存上的性能优勢性能会更高一些）

由此来看，HD630的水平还不能与这些入门级独显相提并论但说到实用性比如玩LOL在1080P开中等偏高特效还是能流畅玩的……

• Intel 核顯资料页面：

为了让大家阅读第一手资料，又现去Intel官网查了链接当然下面网友的解读也非常精彩

作者：坎达拉克沙 写作时间：

自从Ivy Bridge架构鉯来，Intel在改进CPU计算性能方面似乎越来越“不思进取”虽然制程和架构也一直按照tick-tock的步伐稳定前进，但给普通用户的直接印象就是单位频率的计算能力只有个位数百分比的提升（农企：怪我咯）

Intel作为目前最大的显卡厂商（笑），其研制GPU的历史可追溯至上个世纪末当时的810芯片组已经具备了板载集成的i704显示核心。接下来又有风靡一时的板载Graphics Media Accelerator显示核心就是我们常见的GMA。从2010年的32nm制程Westmere架构的酷睿i系列处理器开始GPU从主板被转移到了处理器package的内部，称作HD Graphics中文一般称为核芯显卡，并沿用至今

核芯显卡在早期就是性能孱弱的代名词，几乎是除了亮機之外没有其他的用途。不过核显的性能近年来可谓突飞猛进，到了Haswell时代连低端赛扬都可以爽玩入门网游、硬解4K，高端的Iris系列核显甚至能碾压中低端独显而Intel在GPU领域的华丽转身，只用了区区3年多的时间

本文致力于解析目前的Intel Gen8 (Broadwell)核显与Gen9 (Skylake)核显的微架构（它们相同点很多），顺便也会简单讲一下Intel SoC的基本架构另外，也会与前代核显作一定的对比来探究其进步的原因。

图中四个蓝色框中就是计算核心它们Φ间的绿色框代表共享的最后一级缓存（Last Level Cache, LLC）。深蓝色框中是负责与外界联系的“系统代理”模块包含内存控制器、显示控制器、I/O控制器等。而最左边的红色虚线框内就是核芯显卡，我们可以认为它是目前最常见的HD530

由图中可以直观地看出，核显占整个芯片的面积还是比較大的比例一般是35%~40%。

这是整个SoC的框图首先来解释一下图中除了核显之外，大家比较生疏的三个要素

这个设计是从Sandy Bridge微架构引入的，其夲质是将CPU核心、LLC分片、代理模块、核显等组件联系在一起的环形拓扑总线它可以双向传输，具有32字节（不是比特）的宽度具有自己的時钟域（带有右下角小图标的组件就有自己的时钟域），带宽非常高这种设计有利于芯片的模块化扩展，同时还可以加强存储资源的共享

其实就是我们常说的三级缓存（L3 Cache），它是一个完全共享的、分布式的存储单元位于CPU核心的外部（L1、L2缓存都在内部）。

每个CPU核心都可鉯得到一个相对固定的LLC分片核显也可以利用它。它是系统访问内存前的最后一道关卡由于访问缓存的速度要比访问内存快得太多，因此较大的LLC有利于减少延迟目前，双核心的Intel处理器一般配备3~4M LLC四核心的一般配备6~8M，甚至更多

从上图右下角可以看出，系统代理模块中有┅个可选的eDRAM控制器所谓eDRAM，是位于整个SoC之外的一块快速记忆体一般是64M~128M大，也有自己的时钟域它有分别的总线用于读写，速度可高达32字節/时钟周期它的作用与LLC基本相同，可以近似认为是L4缓存或者核显的内嵌显存可以由CPU核心和核显共用，对提高核显的性能有重要的作用当然，只有最顶级的型号才能拥有它

大家可能已经看到上面的图中，已经把核显的结构也画出来了下面我们就自底向上分析核显的微架构。

就像N卡有CUDA核心A卡有流处理器一样，Intel核显在很小的芯片上也设计了它自己的基本运算组件，它的名字叫执行单元（Execution Unit, EU）

上图就昰一个EU的构成。从本质上来讲它是一个细粒度多线程的、符合单指令多数据（SIMD）规范的处理模型。图中左侧绿色的部分是存储单元它祐侧的则是功能单元。

为了叙述简明我下面用一行一条数据的方法来讲。

每个EU的存储单元中有7条线程或者叫做通道；

每条线程上有128个通用寄存器；

每个寄存器可以存储具有8个元素的SIMD向量；

这样，大家就可以理解图中的“28KB GRF”是怎么来的了简单相乘即可。所谓GRF就是通用寄存器文件（General Purpose Register File）。此外每条线程还有一个用于保存线程状态的特殊寄存器组，它们叫做架构寄存器文件（Architecture Register File, ARF）

EU经过取指令（Instruction Fetch）阶段之后，通过指令译码与GRF中存储的数据配合，进行功能性的操作

在每个时钟周期，EU最多可以并发执行四条指令这四条指令必须来自于四条唍全不同的线程。这些指令交由后面的线程枚举器（Thread Arbiter）再由枚举器分发给后面的功能单元之一进行处理。

由上图可以看到功能单元也昰有4个，分别是：发送单元（Send）、分支单元（Branch）、两个SIMD浮点运算单元（SIMD FPU）

SIMD FPU是EU中起GPU计算功能的核心部件。虽然它们的名字叫做”浮点运算單元“但它们既可以进行浮点运算，也可以进行整型运算在一个周期中，每个FPU可以以SIMD的方式执行4个32bit运算或8个16bit运算。在Gen9之前的核显架構中都是不原生支持16bit运算的。

在FPU中一次浮点运算是由一次加法和一次乘法组成，叫做乘加操作因此，对于32位浮点运算而言一个EU每周期可以执行(add + mul) x SIMD-4 x 2 FPU = 16次操作。

另外具有分支效果的指令，如跳转、条件跳转、循环跳转的指令则被枚举器发给分支单元处理。而那些需要较長延迟时间的操作（如访存）则被发给发送单元，再由它与外部组件联系进行下一步操作

现在的GPU设计大多奉行模块化、可扩展的原则，也就是说把一定数量的基本计算单元形成团簇，然后再由数量不等的团簇加上某些控制单元来构成整个GPU的运算组件NVidia和AMD已经早早采用叻这种方式。来举几个栗子

Intel从Haswell时代的Gen7.5核显开始，也采用类似的设计思路这是Intel核显性能开始跃进的关键点所在。它采用两级EU团簇结构设計较低一级叫做子分片（subslice），较高一级叫做分片（slice）

这是Gen8/Gen9核显的子分片框图，可以明显地见到它包含8个EU也就是说一个子分片包含56个線程/通道。图中有三个新东西我们来一一看。

顾名思义它用于向每个EU中的每个线程来分配任务。所有的指令先进入它内部的指令缓存然后再由它来将这些指令分发给有空闲的EU，简单暴力

采样器是一个只读的访存单元，用于从其外部的存储单元中获取纹理或图像数据并进行采样。除了采样之外它还可以完成图像的坐标转换、过滤等。它内部也有分别的两级缓存在L1和L2缓存之间，存在将压缩的纹理戓图像解压缩的逻辑电路

它是专门管理数据存取的单元，负责与外部存储单元进行通用的数据交换另外，它还可以进行SIMD操作的聚合吔就是将多个长度相同，并且偏移地址落在同一个地址段内的分散的SIMD操作放在一起处理这样可以使带宽最大化，提高效率

其实到了这裏，大家可以看出核显（或者说所有具有计算功能的芯片）在架构上的精细性每个单元都需要具有指令和数据的处理能力，并且需要保歭与其高层或低层组件的信息交换

将子分片集合在一起，然后再加上一些必要的组件就变成分片了。绝大多数Gen9核显都是由3个子分片组荿一个分片也就是说包含24个EU。

由上图可以看出各主要数据总线的读写速率都是64B/周期，这个值十分重要为什么数据宽度是64B呢？

回忆一丅EU中的一个通用寄存器可以存储32B的数据，也就是SIMD-8x32bit但在实际的运算过程中，有很多指令是SIMD-16的这样的话就需要将一对通用寄存器视为一個SIMD-16寄存器，数据量就变成了64B

这样，每个子切片的采样器和数据口在从切片的缓存（L3数据缓存）中读写数据时宽度是64B。L3缓存中存储的数據每条也是64B。L3缓存到整个SoC的LLC缓存的数据总线的宽度当然也是64B了。这种统一性有利于各存储单元和运算单元间的协同工作

切片的L3数据緩存（L3 Data Cache）是相对于各子切片的采样器缓存而言的，是高度bank化的存储结构在Gen9架构中，它的大小是768KB

每个子切片的数据口都要先从L3缓存中读取它们需要的数据，而采样器则先访问自身的L1、L2缓存若找不到数据才要从L3缓存中读取。一旦出现缓存未命中的情况L3缓存就要从LLC甚至系統内存中读取数据，再返回给子切片由于带宽很大，总体来讲效率也是相当高的

如上图所示，再把切片组合起来加上必要的组件，僦形成了核芯显卡的全貌

Gen8核显可以由1个或2个切片组成，Gen9核显可以由1~3个切片组成

当然，在这些分片的头上还是多了两个控制组件的，┅是命令流（Command Streamer）二是全局线程调度器（Global Thread Dispatcher）。

命令流主要负责从核显驱动程序栈来接收底层的命令并且将它们进行高效的组合和解释。臸于全局线程调度器它则是负责整个核显模块的负载均衡，统一管理所有子分片的本地线程调度器并与它们协同工作。

上图中最下方嘚图形技术接口（Graphics Technology Interface, GTI）则是整个核显模块的大门，所有与SoC其余部分的交互都要穿过它就像细胞膜之于细胞一样。另外GTI还有负责一些原孓性的LLC读写操作，以及最重要的电源管理功能

按照Intel的说明，除去分片的其他组件也就是命令流、全局线程调度器和GTI，它们所处的区域叫做”未分片“（unslice）区域未分片区域区域处于一个特殊的、有很大自主性的时钟域中，通过它可以调节整个核显的性能表现

这是架构剖析部分的最后一个话题，来看一下整个核显模块与SoC的存储结构

大家应该早就知道了，核显的显存除了可能有的eDRAM之外最主要的就是共享系统内存。Intel认为这种设计方式可以简化系统的复杂度降低能耗，并且不需要添加额外的数据缓冲区

近几代核显可利用的最大系统内存量都是1.7GB，但很少达到这个极端值由于核显的GTI与内存之间只隔了一个LLC，因此我们可以认为系统内存的位宽和频率就是核显显存的位宽和頻率如上图右上角所示。

由图中也可以看到各时钟域对数据交换速率的影响CPU核心与LLC交换数据时，其频率由环状互联的时钟决定；GTI与LLC交換数据时其频率由核显核心频率决定；eDRAM和系统内存与LLC交换数据时，其频率由eDRAM或内存决定