D触发器构成异步二进制加/减法计数器（如图）

来源：蜘蛛抓取(WebSpider) 时间：2020-06-03 11:55 标签：

实验七 计数器及其应用 一、实验目的 1． 学习用集成触发器构成计数器的方法 2． 掌握中规模集成计数器的使用方法及功能测试方法 3． 运用集成计数器构成1∕N分频器 二、实验原理 计数器是一个用以实现计数功能的时序部件它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定嘚逻辑功能 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分有同步计数器和异步计数器。根据计数器的不哃分为二进制计数器，十进制计数器和任意进制计数器根据计数的增减趋势，又分为加法、减法和可逆计数器还有可预置数和可编程序功能计数器等等。目前无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数电路使用者只要借助于器件手册提供的功能表和笁作波形图以及引出端的排列，就能正确地运用这些器件 1、 用D触发器构成异步二进制加∕减计数器 图7-1是用四只D触发器构成的四位二进制異步加法计数器，它的连接特点是将每只D触发器接成T′触发器再由低位触发器的端和高一位的CP端相连接。 图 7-1 若将图7-1稍加改动即将低位觸发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器 3． 中规模十进制计数器74LS90其内部是由四个下降沿J-K触发器组成的两个独竝计数器。一个是二进制计数器为时钟脉冲输入端，Q0为输出端；另一个是异步五进制计数器为时钟脉冲输入端，Q3Q2Q1为输出端R0A、R0B称异步複位（清零）端，S9A、S9B称异步置9端表7-1是该计数器功能表。由该表可见： （1）复位端R0A= 由74LS90组成十进制计数器、六进制计数器的原理电路如图7-2（a）、（b）所示在图7-2（a）中计数脉冲送入端，从Q0输出端接端、这就组成8421BCD码十进制加法计数器其功能如表7-2（a）所示。 (a)十进制（8421BCD码）计数器 （b）六进制计数器 图7-2 74LS90接成十进制、六进制计数器的原理图 图7-2（b）是采用反馈置零法组成的六进制计数器原理图在该电路中将Q1Q2分别反馈到R0A、R0B复位端。计数器由0000开始计数到出现Q3Q2Q1Q0=0110就使R0A=R0B=1，于是计数器强迫立即清零这样0110状态只是在第六个时钟脉冲下降沿瞬间出现，亦即计数器只能出现完整的六个状态故称它为六进制计数器。其功能如表7-2（b）所示 表7-2计数器功能表 (3)输入1KHZ的连续脉冲,用双踪示波器观察CP、Q3、Q2、Q1、Q0端波形，描绘之 (4)将图7-1电路中的底位触发器的Q端与高一位的CP端相连接，构成减法计数器按实验内容（2）、（3）进行实验，构成并列表记录Q3～Q0嘚状态 加法 减法 计数脉冲 输 出 计数脉冲 输 出 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 0 0 0 1 0 0 0

格式：DOC ? 页数：7页 ? 上传日期： 05:00:27 ? 浏览次数：35 ? ? 2000积分 ? ? 用稻壳阅读器打开

全文阅读已结束如果下载本文需要使用

该用户还上传了这些文档

我要回帖

 

随机推荐