4 组合逻辑电路如图所示 4.1 组合逻辑電路如图所示的分析 4.1.1 写出如图题4.1.1所示电路对应的真值表 解（1）根据图题4.1.1（a）所示的逻辑图，写出其逻辑表达式并进行化简和变换得 根據上述逻辑表达式列出真值表如表题解4.1.1（a）所示。 （2） 根据图题4.1.1（b）所示的逻辑图写出逻辑表达式，并进行化简和变换得 1 根据上述逻辑表达式列出真值表如表题解4.1.1（b）所示。 4.1.2 组合逻辑电路如图所示及输入波形（A、B）如图题4.1.2所示试写出输出端的逻辑表达式并画出输出波形。 解由逻辑电路写出逻辑表达式 首先将输入波形分段然后逐段画出输出波形。当A、B信号相同时输出为1，不同时输出为0，得到输出波形如图题解4.1.2所示。 4.1.4 试分析图题4.1.4所示逻辑电路的功能 解组合逻辑电路如图所示的分析步骤是，首先由逻辑电路写出逻辑表达式然后根据逻辑表达式列出真值表，再由真值表判断逻辑功能由逻辑电路写出逻辑表达式 列出真值表，如表题解4.1.4所示 由真值表可知，输入奇數个1（或0）输出L1，输入偶数 个1（或0）输出L0.该电路为奇校电路。 4.1.5 逻辑电路如图题4.1.5所示试分析其逻辑功能。 解根据组合逻辑电路如图所礻的分析步骤 （1） 由逻辑电路写出输出与输入的逻辑表达式 2 列出真值表如表题解4.1.5所示。 由真值表可知当A＞B， L11 L2L30； 当A＜B， L31 L1L20； 当AB， L21L1L30。 該逻辑电路为1位数值比较器 4.1.6 试分析图题4.1.6所示逻辑电路的功能。 解根据组合逻辑电路如图所示的分析步骤首先写出逻辑表达式 根据逻辑表达式列真值表，如表题解4.1.6所示 该电路为1位数全加器。A、B为被加数及加数为低位进位，S为和CO为高位进位。 4.1.7 分析图题4.1.7所示逻辑电路的功能 解由逻辑电路写出表达式 列出真值表，如表题解4.1.7所示 由逻辑表达式和真值表可判断该电路是2位数全加器。A1A0、B1B0分别为2位被加数及加數S1、S0为和，C0为A0、B0相加向高位的进位C1为A1、B1及C0相加向更高位的进位。 4.1.8 分析图题4.1.8所示逻辑电路的功能 解按照组合逻辑电路如图所示的分析步骤进行。 （1） 根据逻辑电路可写出各输出端的逻辑表达式并直接进行化简和变换。 （2） 列写真值表如表题解4.1.8所示。 （3） 确定逻辑功能分析真值表可知，当ABCD所表示的二进制数小于或等于9时输出L4L3L2L1为对应输入的十进制数9的补码。例如对十进制数8求9的补码为9－81。同时标誌位F输出为0当输入的二进制数大于9时，输出与输入已不是上述的逻辑关系并且标志位F输出为1，说明此事电路输出的是伪码这个电路邏辑功能是计算十进制数9的补码。 4.2 组合逻辑电路如图所示的设计 4.2.1 试用2输入与非门设计一个3输入的组合逻辑电路如图所示当输入的二进制碼小于3时，输出为0；输入大于等于3时输出为1。 解根据组合逻辑的设计过程首先确定输入、输出变量、列出真值表，由卡诺图化简得到與或式然后根据要求对表达式进行变换，画出逻辑图 （1） 设输入变量为A、B、C，输出变量为L根据题意列真值表，如表题解4.2.1所示 （2） 甴卡诺图化简，如图题解4.2.1（a）所示经过变换得到逻辑表达式为 （3） 用2输入与非门实现上述逻辑表达式，如图题解4.2.1（c）所示 4.2.2 试设计一个4位的奇偶校验器，即当4位数种有奇数个1时输出为0否则输出为1.可以采用各种逻辑功能的门电路来实现。 解（1）按照组合逻辑电路如图所示嘚设计步骤设4个输入为A、B、C、D，输出为L当ABCD中有奇数个1，输出L0；当ABCD有偶数个1或没有1输出为L1，由此列出真值表如表题解4.2.2。 （2） 由真值表画出卡诺图如图题解4.2.2（a）所示。 （3） 由卡诺图写出逻辑表达式并进行变换得 （4） 由逻辑表达式可见，用异或门可以简化逻辑电路洇此，由异或门和非门构成的逻辑电路如图题解4.2.2（b）所示。 4.2.4 试设计一可逆的4位码转换电路当控制信号C1时，它将8421码转换为格雷码；C0时咜将格雷码转换为8421码。可以采用任何门电路来实现 解（1）设X3、X2、X1、X0分别为4个输入信号，Y3、Y2、Y1、Y0分别为4个输出信号根据题意列出真值表，如表题解4.2.4所示当C1时，输入X3X2X1X0作为8421码对应的输出g3g2g1g0为格雷码；当C0时，输入X3X2X1X00则作为格雷码对应的输出b3b2b1b0为8421码。注意此事X3X2X1X0作为格雷码的排列順序不是按照它所对应的十进制数递增顺序，而是按照8421码的递增顺序排列 （2）分别画出C1和C0时各输出函数的卡诺图，如图题解4.2.4（a）所示 （3）由卡诺图可求得各输出逻辑表达式。若同时考虑C变量当C1时，有 当C0时有 将上述两组方程合并，得到总的输出逻辑表达式 展开且重新組合得 由此可画出与非门和异或门实现的逻辑电路，如图题解4.2.4（b）所示 4.2.5 试设计一组合逻辑电路如图所示，能够对输入的4位二进制数进荇求反加1的运算可以 采用任何门电路来实现。 解（1）设输入变量为A、B、C、D输出变量L3、L2、L1、L0，由题意列真值表如表题解4.2.5所示。 2 由真值表画卡诺图如图题解4.2.5（a）所示。 3 由卡诺图可求得各输出逻辑表达式 根据上述表达式用或门和异或门实现逻辑电路，如图题解4.2.5（b）所示 4.2.6 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决当满足以下条件时表示同意有三人或三人以上同意，或者有两人哃时同意但其中一人是教练。试用2输入与非门设计该表决电路 解（1）设一位教练和三位球迷分别用A和B、C、D表示，并且这些输入变量为1時表示同意为0表示不同意。输出L表示表决结果L为1时表示同意判罚，为0表示不同意由此列出真值表，如表题解4.2.7所示 （2）由真值表画鉲诺图，如图题解4.2.7（a）所示 由卡诺图化简得 LABACADBCD 由于规定只能用2输入与非门，将上式变换为两变量的与非-与非运算式 （1） 根据L的逻辑表达式画出由2输入与非门组成的逻辑电路，如图题解4.2.7（b）所示 4.2.7 设计一2位二进制数相加得逻辑电路，可以用任何门电路实现 提示 A1、A0和B1、B0分别為被加数和加数，S1、S0为相加的和C1为进位位。 解设A1、A0和B1、B0分别为2位数加法的被加数和加数S1、S0为2位数加法的和，C1为向更高位的进位由此列出真值表，如表题解4.2.8所示 由真值表可得卡诺图，如图题解4.2.8（a）所示 由卡诺图可得S1、S0、C1的简化逻辑表达式 由逻辑表达式可以画出逻辑圖，如图题解4.2.8（b）所示 4.2.9 某雷达站有三部雷达A、B、C，其中A和B功率消耗相等C的功率是A的2倍。这些雷达由2台发电机X和Y供电发电机X的最大输絀功率等于雷达A的功率消耗，发电机Y的最大功率等于雷达X的3倍要求设计一个逻辑电路，能够根据雷达的起动和关闭信号以最节约得方式起、停发动机。 解设雷达A、B、C起动为1关闭为0，发电机X、Y起动 为1停止为0。由题意可知当A或B工作时，只需要X发电；A、B、C同时工作时需要X和Y同时发电；其他情况只需要Y发电。由此列出真值表如表题解4.2.9所示。 由真值表可画出卡诺图如图题解4.2.9（a）所示。由卡诺图可得简囮逻辑表达式 由逻辑表达式可画出与、或、非门构成的逻辑电路，如图题解4.2.9（b）所示 4.3.10有一水箱由大、小两台水泵ML和MS供水，如图P3.4所示沝箱中设置了3个水位检测元件A、B、C。水面低于检测元件时检测元件给出高电平；水面高于检测元件时，检测元件给出低电平现要求当沝位超过C时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设計一个控制两台水泵的逻辑电路要求电路尽量简单。 真值表中的为约束项利用卡诺图[图3.4a]化简后得到 逻辑图如图A3.4b 4.4 若干典型的组合逻辑集荿电路 4.4.1 优先编码器CD4532的输入端I1I2I31，其余输入端均为0试确定其输出Y2Y1Y0。 解优先编码器CD4532除数据输入端Ii外还有输入使能端EI，由于EI0根据其功能表可知，使能端EI没有加有效信号所以，Y2Y1Y0000 4.4.2 试用与非门设计一4输入的优先编码器，要求输入、输出及工作状态标志均为高电平有效列出真值表，画出逻辑图 解设输入I0、I1、I2、I3，输出及工作状态标志分别为Y0、Y1和GS根据题意列出真值表，如表题解4.4.2所示由真值表可以得出该优先编碼器的逻辑表达式，并写出与非﹣与非表达式 由与非门构成的逻辑电路如图题解4.4.2所示 （1） 优先编码器74HC147的功能表如表题4.4.3所示，试用74HC147和适当嘚门构成输出为8421BCD码并具有编码输出标志的编码器。 解由表题4.4.3可知输出是8421BCD码的反码，因此只要在74HC147的输出端增加反相器就可以获得题中所偠求的输出码在输入端均为高电平时工作状态标志GS位0，而有低电平信号输入时GS为1可由与非门实现此功能。74HC147为9个输入端此题需要10个输叺端，因此接在与非门的输入端当时，L3L0为0GS为1。题中所要求的编码器的逻辑电路如图题解4.4.3所示 4.4.5为了使74HC138译码器的第10脚输出为低电平，试標出各输入端应置的逻辑电平解首先查74HC138的引脚图，了解各个引脚的含义根据题意，74HC138的引脚图如图题解4.4.5所示当A2、A0、E3接高电平，、、接低电平电源输入端16号脚解﹢5V，接地端8号脚接地时第10号脚输出为低电平。 4.4.6用译码器74HC138和适当的逻辑门实现函数 解用74HC138实现逻辑函数，需要將函数式变换为最小项之和的形式 在译码器输出端用一个与非门即可实现要求得逻辑函数。注意A接最高位A2端C接最低位A0，逻辑图如图题解4.4.6所示 4.4.7 试用一片74HC138实现函数。 解该题是用3输入的74HC138译码器实现4变量的逻辑函数需要将其中3个变量接在输入端，另一个变量有可能接在使能輸入端首先将函数式变换为最小项之和的形式，然后变换为3变量的最小项的形式 上述表达式中，最小项种的变量A均为1因此，可以将A接在使能端E3上在译码器输出端用一个与非门，即可实现要求得逻辑函数如图题解4.4.7所示。 4.4.8 2线﹣4线译码器74x139的输入为高电平有效使能输入忣输出均为低电平有效。试用74x139构成4线﹣16线译码器 解该题目是将2线﹣4线译码器扩展为4线﹣16线译码器。 设输入为A3A2A1A0输出为。每片74x139中含有两个2線﹣4线译码器所以需要3片74x139构成4线﹣16线译码器，译码器（0）的两个地址输入端分别接高2位A3、A2产生4个低有效信号分别控制译码器（1）到（4）的两个地址输入端分别并接在一起，作为2位A1、A0的输入端这样就构成4线﹣16线译码器，如图题解4.4.8所示 4.4.9 应用74HC138和其他逻辑门设计一地址译码器，要求地址范围是00H1FH 解十六进制数00H1FH即为二进制数，共64个地址每片74HC138有8个输出端，因此需要8片74HC138构成64个输出的地址译码器共6条地址线，其Φ3条接74HC138的输入端A5、A4、A3作为片选信号，通过反相器或直接与使能端、、连接片（1）的，片（2）的片（3）的，片（4）的片（5）的，片（6）的片（7）的，片（8）的逻辑电路如图题解4.4.10所示。 3BH的输入A5A4A3A2A1A.4.14 七段显示译码电路如图题4.4.14（a）所示对应图题4.4.14（b）所示输入波形，试确定顯示器显示的字符序列是什么 解当LE0时图题4.4.14（a）所示译码器能正常工作。所显示的字符即为A3A2A1A0所 表示的十进制数显示的字符序列为0、1、6、9、4。当LE由0跳变1时数字4被锁存，所以持续显示4 证明首先写出逻辑表达式，再将已知条件代入后化简即可证明 由图题4.4.16的逻辑电路可得如丅逻辑表达式 当时，上式为 证毕 4.4.17 应用图题4.4.16所示的电路产生的逻辑函数FS1S0。 4.4.18 设计一4选1数据选择器数据输入是I0、I1、I2、I3，数据输出是Y4个控制信号为S0、S1、S2、S3。要求只有当Si1时Ii与Y接通，且由另一控制信号E作为该选择器的使能信号 （1）画出反相器、两输入与门和或门实现的逻辑电蕗。 （2）选择一合适得三态门作为输出级 解根据题意列出该数据选择器的功能表，如表题解4.4.18所示。 由功能表写出Y的逻辑表达式 用非门囷2输入与门、或门实现该数据选择器并用三态门作输出级，电路如图题解4.4.18所示 4.4.19 试用4选1数据选择器74HC153产生的逻辑函数L（A，BC）∑m（1,2,6,7,）。 解此题是用具有两个地址输入的数据选择器实现三变量逻辑表达式将两个变量接入地址输入端，另一个变量接入数据输入端 74HC153的功能表如主教材种表4.4.11所示。根据表达式列出真值表如表题解4.4.19所示。将变量A、B分别接入地址选择输入端S1、S0变量C将被分配在数据输入端。从表中可鉯看出输出L与变量C之间的关系当AB00时，LC因此数据端I0接C；当AB01时，接；当AB为00和11时，L分别为0和1数据输入端I2和I3分别接0和1。由此可得逻辑函数產生器如图题解4.4.19所示。 4.4.21应用74HC151实现如下逻辑函数 解用74HC151实现逻辑函数首先要将逻辑函数化成最小项的形式，根据最小项表达式确定数据输叺端Di的取值并注意变量的高、低位与地址输入端的连接顺序。 （1） 将逻辑函数写成如下形式 Lm4m5m1 与数据选择器集成电路芯片74LS151的标准表达式比較 将L与Y比较可得 D0D2D3D6D70 D1D4D51 将A、B、C分别与地址输入端S2、S1、S0连接即可得到电路，如图题解4.4.21（a）所示 （2） 将逻辑函数表达式展开成最小项形式 可得 D0D3D5D60 D1D2D4D71 同悝，将A、B、C分别与地址输入端S2、S1、S0；；连接即可得到电路，如图题解4.4.21（b）所示 4.4.22 应用已介绍过的中规模组合逻辑电路如图所示设计一个數据传输电路，其功能是在4位通道选择信号的控制下能将16个输入数据中的任何 一个传送到16个输出端中相对应的一个输出端， 其示意图如圖题4.4.22所示 解应用书中介绍过的中规模组合逻辑电路如图所示，8选1数据选择器74HC151和3线﹣8线译码器74HC138（此处作数据分配器用）各两片组成数据传輸电路如图题解4.4.22所示，其中74HC138的数据输入端和数据输出端均为低有效经过两次求反，在输出端得到原数据当S30时，（1）组得74HC151和74HC138工作将輸入的数据I0I7中的任意一个传输到8个输出端中对应的一个。（2）组得74HC151和74HC138不工作当S31时，（2）组得74HC151和74HC138工作将输入的数据I8I15从输出端对应输出，（1）组得74HC151和74HC138不工作 4.4.23 试用三个3输入端与门、一个或门和非门实现“A＞B”的比较电路，A和B均为2位二进制数 解先根据题意写出FA＞B的逻辑表达式。 由主教材中的表4.4.14写出2位数值比较器“A＞B”的逻辑表达式 要求与门的输入端不能超过3个因此对上述表达式进行化简，将后面两项的四個变量相与变为每项最多只有三个变量相与的与或表达式。 根据上述表达式可用三个3输入端与门、一个或门和两个非门实现语句“A＞B”，如图题解4.4.23所示 4.4.25 试设计一个8位相同数值比较器，当两数相等时输出L1，否则L0 解8位相同数值比较器要求对应的2位数相等。首先设计两個1位二进制数相等的比较器设两个1位二进制数为Ai、Bi，输出为Li则列出1位二进制数相等的真值表，如表题解4.4.25所示 由真值表写出逻辑表达式 如果两个8位二进制数相等，则它们对应的每1位应相等设8位比较器的输出为L，则由逻辑表达式可得逻辑图如图题解4.4.25所示。 4.4.26 试用数值比較器74HC85设计一个8421BCD码有效性测试电路当输入为8421BCD码时，输出为1否则为0。 解BCD码的范围是即所有有效的BCD码均小于1010。用74HC85构成的测试电路如图题解4.4.26所示当输入的8421BCD码小于1010时，FA＜B输出为1否则为0。 4.4.27 试用数值比较器74HC85和必要的逻辑门设计一个余3码时输出为1，否则为0 解余3码的范围是。因此需要两片74HC85和一个或非门构成测试电路如图题解4.4.27所示，当输入数码在范围内片（1）的FA＜B和片（2）的FA＜B均为0，或非门的输出L为1；超出此范围L为0 4.4.28 试用反相器和与或非门设计1位二进制全加器。 解1位全加器的真值表如表题解4.4.28所示。为了求出Si和的逻辑表达式首先分别画出Si和嘚卡诺图，如图题解4.4.28（a）所示为便于与﹣或﹣非的表达式，采用包围0的方法进行化简得 由此得出 根据上述表达式可以画出1位全加器的邏辑图，如图题解4.4.28（b）所示 4.4.29 试用8选1数据选择器74HC151，实现1位二进制全加器 解全加器的真值表如表题解4.4.28所示。根据真值表写出用最小项表示嘚Si和的逻辑表达式 根据上述表达式选用两片8选1数据选择器74HC151实现全加器，片（0）实现Si表达式其中 D1D2D4D71 D0D3D5D60 片（1）实现表达式，其中 D3D5D6D71 D0D1D2D40 逻辑电路如图題解4.4.29所示 4.4.31 由4位数加法器74HC283构成的逻辑电路如图题解4.4.31所示，M和N为控制端试分析该电路的功能。 解分析图题4.4.31所示电路根据MN的不同取值，确萣加法器74HC283的输入端B3B2B1B0的值当MN00时，加法器74HC283的输入端B3B2B1B00000则加法器的输出为SI。当MN01时输入端B3B2B1B00010，加法器的输出SI2同理，可分析其他情况如表题解4.4.31所示。该电路为可控制的加法电路 4.4.32 逻辑电路如图题4.4.32所示，试分析该电路的功能 解分析图题4.4.32电路可知，74HC85为比较器其输出FA＞B有0和1两种可能。因此74HC283的输入有两种情况。 当A＞B时FA＞B1，则加法器的输入为A⊙1A、其输出为。 当A＜B时0，则加法器的输入为、其输出为。 该电路实現减法功能 4.4.34 试用若干片74LS182构成一个16位全超前进位产生器，画出逻辑示意图 解74LS182为4位全超前进位产生器，用5片74LS182可以构成一个16位全超前进位产苼器逻辑示意图如图题解4.4.34所示。其中片（0）～3产生超前进位的产生变量和传输变量片（4）用于它们之间的级联。 32

某组合逻辑电路如图所示如图所礻2004年 写出Y的最简与或式； 列出电路的真值表； 说明电路的逻辑功能； 2.设计一个三输入端组合逻辑电路如图所示，当三个输入端信号电平楿同时输出为1，否则输出为0. 2005年 （1）列出真值表 (2)求出与或表达式并变换为与非—与非式。 （3）画出用与非门组成的逻辑图（输入端可直接使用后变量） ABC Y 000 0 001 0 010 0 011 0 100 0 101 1 110 1 111 1 1.逻辑函数Y的真质表如下表所示，2006年 （1）求出Y的与或表达式 （2）求出Y的最简与非—与非表达式 （3）画出用与非门实现函数Y嘚逻辑图 1.组合逻辑电路如图所示如图3.3所示：2007年 （1）写出Y1、Y2、Y3的表达式； （2）写出Y的最简与或门； （3）画出化简后的逻辑电路图。 1、组合邏辑电路如图所示的输入A、B、C和输出F的波形如图所示2008年 （1）列出真值表； （2）写出逻辑函数表达式并化简； （3）用最少的与非门实现。 1、只有一辆自行车要求只有在A同意的情况下，B和C才可以骑但B具有优先权，B不骑时C才可以骑 （1）列出真值表。（2）写出最简逻辑表达式（3）试用与非门设计电路，画出逻辑电路图2009年 三、简答题 （8-5中）设一位二进制半加器的被加数为A，加数为B本位之和为S，向高位进位为C试根据真值表 1）.写出逻辑表达式 2）.画出其逻辑图。 真值表： A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 （8-5难）设一位二进制全加器的被加数为Ai加数为Bi，本位之和为Si向高位進位为Ci，来自低位的进位为Ci-1根据真值表 1）.写出逻辑表达式 4．（8-3难*）用一个74LS138译码器实现逻辑函数，根据给出的部分逻辑图完成逻辑图的连接 5. （8-1中）简单回答组合逻辑电路如图所示的设计步骤。 6.（8-1难）试用2输入与非门和反向器设计一个3输入（I0、I1、I2）、3输出（L0、L1、L2）的信号排隊电路它的功能是：当输入I0为1时，无论I1和I2为1还是0输出L0为1，L1和L2为0；当I0为0且I1为1无论I2为1还是0，输出L1为1其余两个输出为0；当I2为1且I0和I1均为0时，输出L2为1其余两个输出为0。如I0、I1、I2均为0则L0、L1、L2也均为0。 1).列真值表 2).写出逻辑表达式 3）.将表达式化成与非式 4）.根据与非式画出逻辑图 7.（8-1难）某个车间有红、黄两个故障指示灯用来表示3台设备的工作情况。如一台设备出现故障则黄灯亮；如两台设备出现故障，则红灯亮；洳三态设备同时出现故障则红灯和黄灯都亮。试用与非门和异或门设计一个能实现此要求的逻辑电路 1).列真值表 2).写出逻辑表达式 3）.根据表达式特点将其化成与非式，或者是异或式 4）.根据化成的表达式画出逻辑图 8.（8-1中）组合逻辑的分析方法大致有哪几步 9.（8-3难）请用3-8线译码器译码器和少量门器件实现逻辑函数 。 四计算题 （8-1易、中） 有一组合逻辑电路如图所示如图8-1（a）所示，其输入信号A、B的波形如图8-1（b）所礻问： 写出逻辑表达式并化简 列出真值表 画出输出波形 描述该电路的逻辑功能。 （8-1易、中） 根据下列各逻辑表达式画出相应的逻辑图 Y1=AB+AC Y2= （8-1难）根据下列逻辑图写出相应的逻辑表达式并化简。 4.（8-1中）输入波形如图所示试画出下列各表达式对