8bit 100序列检测器器

来源：蜘蛛抓取(WebSpider) 时间：2019-12-17 08:01 标签： 100序列检测器

学生姓名：学号：专业班级：

实驗类型：□验证□综合□设计□创新实验日期：实验成绩：

实验三序列信号检测器设计

1.进一步熟悉PH-1V型实验装置和QuartusⅡ软件的使用方法；

2.学习囿限状态机法进行数字系统设计；

3.学习使用原理图输入法进行设计

完成设计、仿真、调试、下载、硬件测试等环节，在PH-1V型EDA实验装置上实現一个串行序列信号发生器和一个序列信号检测器的功能具体要求如下：

1.先用原理图输入法设计1010序列信号发生器;

2.其最后8BIT数据用LED显示出来；

3.再设计一个序列信号检测器，检测上述序列信号若检测到串行序列

“11010”则输出为“1”，否则输出为“0”；

本实验要求先设计一个信号發生器采用原理图设计方法，要求产生

1010序列16位，便可采用74161计数器和74151选择器161计数输出QD,QC,QB,QA从0000计至1111，然后将161计数输出低三位QC,QB,QA分别接到151的CB，A端高位QD用来控制151两片的片选，即两片151分别实现序列的高八位和低八位的输出最后将二片151的输出相或便可得到最后要产生的序列。

100序列檢测器器即为一个状态机首先画出状态转移图，根据状态转移图设计

出100序列检测器器当检测到预置的序列，则RESULT输出1否则输出0 （五）實验重难点设计

1. 用原理输入法设计序列信号发生器

(2)创建新的原理图BDF文件，命名为FASHENGQI根据其总体设计思路设计

实验三_用状态机实现100序列检测器器的设计,100序列检测器器,状态机,有限状态机,三段式状态机,状态机编程,verilog 状态机,labview状态机,状态机模式,无限状态机

我要回帖

更多关于 100序列检测器 的文章

 

随机推荐