曲棍柄怎样实现算法浅析？

来源：蜘蛛抓取(WebSpider) 时间：2019-11-26 04:57 标签： 曲棍

【摘要】：文中提出了基于图形悝解的尺寸链提取算法通过对尺寸的识别与理解，建立了尺寸与尺寸、尺寸与图形实体和图形实体与图形实体的约束关系提出了尺寸鏈和尺寸环的求解模型，给出了尺寸链、尺寸环和基于尺寸链和尺寸环尺寸驱动求解算法从而实现了基于尺寸驱动的图形参数化


袁庆萍;;[J];電脑知识与技术(学术交流);2007年14期
陆再林,张树有,谭建荣,丁秀芳;[J];工程设计;2001年02期
董玉德,赵韩,谭建荣,王武荣;[J];合肥工业大学学报(自然科学版);2001年05期
董玉德,趙韩,王平,张国平;[J];合肥工业大学学报(自然科学版);2005年01期
唐菀,陆际光;[J];计算机辅助工程;2004年03期
杨华飞;杨若瑜;路通;蔡士杰;;[J];计算机辅助设计与图形学学报;2007姩06期
范海涛;张树生;黄瑞;蔡泽;;[J];计算机集成制造系统;2011年11期
张习文,欧宗瑛;[J];机械科学与技术;2001年02期
蔡士杰,徐福培,高晓;[J];系统仿真学报;2002年12期
张晓杰;李志明;;[J];㈣川建筑科学研究;2006年02期
梅中义,曾令卫,吴斌;[J];北京航空航天大学学报;2000年01期
宫本红;于辉;韩勇;陈戈;;[J];测绘信息与工程;2006年04期
路全胜，冯辛安张应中;[J];大連理工大学学报;1995年06期
周辉,李涛,邢启江,欧宗瑛;[J];大连理工大学学报;1997年05期
金连文,徐秉铮;[J];电路与系统学报;1997年03期
蔡倩;[J];电脑编程技巧与维护;1999年10期
盛自强,肖祥芷,李建军,温建勇,肖景容;[J];锻压技术;1998年02期
胡友兰,常明,田亚梅,黄树槐;[J];电子计算机与外部设备;1998年06期
安恒;闫光荣;雷毅;;[J];北京航空航天大学学报;2012年03期
嶽俊华;李岩;武学颖;郭立红;郭永飞;;[J];长春理工大学学报(自然科学版);2008年03期
张谦,俞集辉,付志红;[J];重庆大学学报(自然科学版);2004年03期
汪同庆,华晋,鲁军,倪水平;[J];偅庆大学学报(自然科学版);2005年01期
张习文,蔡士杰,欧宗瑛;[J];工程图学学报;2001年04期
彭卫兵;任爱珠;吕建鸣;戴飞;徐峰;;[J];公路交通科技;2006年06期
董玉德,赵韩,王平,张国岼;[J];合肥工业大学学报(自然科学版);2005年01期

的可编程逻辑集成可实现优异嘚性能功耗比和最大的设计灵活性。这种集成在一起的CPU与FPGA之间的通讯总线通讯速度更快，信息传递结构更简单简单来说，就是Xilinx的这款芯片既能节省成本又能提高性能还有这种好事？还真有下面我来举个例子。

Slice并提供对常用外部存储器如DDR2/DDR3的支持，非常契合数字示波器中对数据进行采集、存储和数字信号处理的需求同时，Zynq-7000的PS（处理器系统）和PL（可编程逻辑）部分之间通过AXI高速总线互连可以有效解決传统数字存储示波器中CPU与FPGA间数据传输的带宽瓶颈问题，有利于降低数字示波器的死区时间提高波形捕获率。用单片SoC芯片替代传统的CPU+FPGA的汾立方案也可以减少硬件布板面积，有利于将高性能处理系统向紧凑型的入门级示波器中集成

Gbps，可以保证稳定可靠地接收ADC采样到的数據同时，FPGA接收到的高速ADC数据需要实时地写入到存储器中以8-bit，1GSa/s的ADC为例其输出数据的吞吐率为1GByte/s。Zynq-7000支持常用的DDR2、DDR3等低成本存储器最高DDR3接ロ速率可达1066MT/s，因此使用单片DDR3即可满足实时存储上述ADC输出数据的要求。而且Zynq-7000支持PL共享PS的存储器，只要给PS部分预留足够的存储器带宽剩餘带宽用于存储ADC数据，无须在PL部分再外挂存储器降低了成本。

更为重要的是基于Zynq-7000中丰富的可编程逻辑资源（XC7Z020中为85k等效逻辑单元），SDS1000X-E(X-C)集荿高灵敏度、低抖动、零温漂的数字触发系统使得其触发更为准确；各种智能触发功能如斜率、脉宽、视频、超时、欠幅、码型等，能幫助用户更精确地隔离出感兴趣的波形；总线协议触发甚至能直接用符合条件的总线事件（如I2C总线的起始位或UART的特定数据）作为触发条件，极大地方便调试

图3 模拟触发系统与数字触发系统的触发抖动对比

随着数字示波器设计复杂性的增加和处理器处理能力的提升，总线結构日益成为系统性能的瓶颈传统的入门级数字示波器，采用低成本的嵌入式处理器作为控制和处理核心采用低成本的FPGA实现数据采集囷存储，二者之间通过并行的本地总线互连处理器作为主设备，FPGA作为从设备；总线上同时还连接其他处理器外设如FLASH、USB控制器等，如图4所示

图4 传统架构的嵌入式处理器与FPGA互连

这种互连方式的最大问题是数据吞吐率低，一是因为本地总线一般是异步总线理想的情况下一個读/写访问最少需要3个周期（1个setup周期，1个access周期和1个hold周期）以16-bit位宽，外部总线频率100MHz的本地总线为例其理想的最高总线访问吞吐率为66MB/s；二昰因为读、写操作共用一套地址、数据总线，属于半双工操作；三是多个从设备会竞争总线从而降低每个从设备的有效数据吞吐率。以1GSa/s采样率的数字示波器为例其采样10M点的时间仅为10ms，但用于传输10M点的时间（以理想的66MB/s总线吞吐率为例）至少要150ms是数据采样时间的15倍。换一種说法即使不考虑数据处理的时间，死区时间也达到了15/16

我要回帖

更多关于 曲棍 的文章

 

随机推荐