在用Altiumvijeo designerr绘图的时候难免会碰到封装偅叠的问题比如说大的LCD的封装下需要放IC，但是放了就会因为规则检查变成绿色警告看着比较不爽，怎么取消这一警告呢

1. 首先打开PCB编輯界面下的规则设置，工具栏Design--rules弹出规则设置界面；如下图所示（图1中封装重叠了，可以看到绿色报警）

2. 在打开的对话框左侧找到placement---component clearance，注意不要点前面的加号不要展开来，点component clearance即可看到右边的Enable把勾去掉，再点击右下角的ApplyOk即可，可以看到绿色的警告消失了如下图所示，修改完成后绿色的警告全部消失了

经验内容仅供参考，如果您需解决具体问题(尤其法律、医学等领域)建议您详细咨询相关领域专业人壵。