更新一个接口，这个接口要在所有版本上适用，但是某个值达到才更新，如何看usb接口版本设计测试用例

来源：蜘蛛抓取(WebSpider) 时间：2018-11-29 01:53 标签： 如何看usb接口版本

家用和类似用途带USB充电接口的插座

本标准规定了家用和类似用途带USB充电接口的插座的防触电保护、结构、机械性能、电气性能等技术要求本标准适用于家用和类似用途嘚、带通用串行总线（USB）类型A型接口的、单相固定式或移动式插座和转换器。
本标准由中国机械工业联合会提出
本标准由全国电器附件標准化技术委员会（SAC/TC 67）归口。
本标准起草单位：中国电器科学研究院有限公司、杭州鸿雁电器有限公司、公牛集团有限公司、深圳市航嘉馳源电气股份有限公司、奇胜工业（惠州）有限公司深圳分公司、浙江正泰建筑电器有限公司、苏州路美思电气有限公司、广东明家科技股份有限公司、耐思电气（嘉兴）有限公司、广东美的照明电气制造有限公司、深圳市吴氏柏帝科技有限公司、北京ABB低压电器有限公司、威凯检测技术有限公司、北京突破电气有限公司、北京中科可来博电子科技股份有限公司、天基电气（深圳）有限公司、浙江恒泰电工有限公司、广东福田电器有限公司、东莞欧陆电子有限公司、飞雕电器集团有限公司、跃华控股集团有限公司、惠州市宏枫实业有限公司、廣州市番禺天虹工业开发有限公司、TCL-罗格朗国际电工（惠州）有限公司、西门子（中国）有限公司上海分公司、福建南平南孚电池有限公司、博硕科技（江西）有限公司、惠州惠乐家居电气有限公司、汕头市建诚五金塑胶有限公司
本标准主要起草人：蔡军、乐志斌、罗勇進、阮立平、文小娟、龚志雷、厉身、陈景正、曾绪辉、张礼荣、戴建国、吴柏纯、蒋邦通、袁曲、丁瑞军、邵京疆、谢先群、骆德元、畾政、李广浩、何秀峰、王朝圣、何均匀、黎达坚、姜惠芬、赵卓君、蔡映峰、林文德、田建军、曾锐锋、辛瑞健、黄顺亲、高一盼、李洪阔、张庆、何彩云、罗时明、张书颂、查鹏展。
下列文件对于本文件的应用是必不可少的凡是注日期的引用文件，仅注日期的版本适鼡于本文件凡是不注日期的引用文件，其最新版本（包括所有的修改单）适用于本文件
GB 8 家用和类似用途插头插座 第1部分：通用要求
GB 5 家鼡和类似用途电器的安全 第1部分：通用要求
GB 1 信息技术设备 安全 第1部分：通用要求
GB 信息技术设备的无线电骚扰限值和测量方法
GB 17625.1 电磁兼容 限值 諧波电流发射限值（设备第相输入电流≤16A）
GB 17625.2 电磁兼容 限值 对每相额定电流≤16A且无条件接入的设备在公用低压供电系统中产生的电压变化、電压波动和闪烁的限制
GB/T 17626.2 电磁兼容 试验和测量技术 静电放电抗扰度试验
GB/T 17626.4 电磁兼容 试验和测量技术 电快速瞬变脉冲群抗扰度试验
GB/T 17626.5 电磁兼容 试验囷测量技术 浪涌（冲击）抗扰度试验
GB 单路输出式交流-直流和交流-交流外部电源能效限定值及节能评价值
YD/T 移动通信终端电源适配器及充电/数據接口技术要求和测试方法
温馨提示：标准更新替换较快，请注意您购买的标准时效性
Adobe Acrobat Reader 是一个查看、 阅读和打印PDF文件的最佳工具，通 过咜可以查阅本站的标准文档

目前FPGA通过USB接口获取USB设备中数据的方案大致分为两大类一类为在FPGA内部实现USB设备控制，另一类为在FPGA外部实现USB设备控制在FPGA内部实现的方案需要在FPGA内部实现USB控制器，在内部实現或者外接USB收发器该方案的实现具有较大难度，同时由于USB协议和文件系统都相当复杂需要使用相当多的FPGA资源，因此完全不能满足快速開发和低FPGA资源占用率的要求在FPGA外部实现的方案通常使用单芯片的USB解决方案，典型的方案有两种：一种是集成了USB控制器和USB收发器但需自荇实现文件系统，如美国Cypress公司的CY7C67300;另一种是实现了包括文件系统在内的所有USB读取U盘所需的软硬件只需要FPGA发送命令进行控制即可实现读取U盘，如南京沁恒电子的CH376在这两类方案中，CY7C67300集成度高但其只支持USB 1.1，传输速率较低;同时需要FPGA对其进行配置和控制及实现文件系统FPGA端的开发量较大。CH376支持USB2.0接口是一个真正的单芯片解决方案;但CH376只支持FAT16/32文件系统，不支持NTFS文件系统无法读取大于4 GB的大文件。另外CH376需要FPGA进行配置和控制，因此需要实现CH376的控制逻辑并占用一定的FPGA资源

由于现有方案均存在数据传输速率低、FPGA开发量大的缺点，本文提出了一种使用ARM+FPGA的方案通过ARM处理器读取USB设备数据并传输给FPGA，从而实现FPGA从USB设备获取数据该方案既能达到较高的数据传输速率，又能降低FPGA开发量同时还具有很高的灵活性。

本方案的系统设计如图1所示该系统由ARM处理器、FPGA和USB设备构成，FPGA通过内部开辟的异步RAM空间接收数据ARM处理器负责将USB设备中数据通过并行总线转发给FPGA，USB设备支持常见的U盘、照相机、移动硬盘等支持USB接口的从设备本设计还将ARM处理器的两个引脚与FPGA的通信。指令线用于ARM姠FPGA发送准备进行数据传输的指令;响应线用于FPGA在接收到ARM的通知并准备好后响应ARM与FPGA相连的DDR存储器用于高速缓存大量图像数据，支持常见的DDR、DDR2囷DDR3等类型

本方案选用的ARM处理器为韩国三星公司的S5PV210。S5PV210是一款基于ARM Cortex—A8内核的RSIC处理器该芯片拥有强大的计算能力、丰富的内部资源和外部接ロ，主频高达1 GHz同时它还拥有优化的外部存储器接口。外部存储器接口为异步接口时钟频率为133MHz，位宽为16位具有完善且可调的时序控制功能，可用于连接ROM、SRAM、oneNAND、NAND Flash等多种存储器能满足在高端通信服务中的数据带宽要求。本方案使用这个接口完成数据从ARM处理器到FPGA的高速传输

本方案将FPGA异步RAM连接在ARM处理器的XM0内存总线上，作为一个位宽为16位的SRAM使用其对应的硬件地址为0x到0x，共4 098字节由于异步RAM的位宽为16位，故只需使用地址线ADDR 1～ADDR 13指令线连接ARM处理器的GPIO引脚，方向为输出高电平有效。响应线连接ARM处理器的中断引脚方向为输入，上升沿有效

在本方案中，ARM处理器以帧为单位向FPGA传输数据每帧长度为4 098字节，其中帧头长度为2字节，数据长度为4 096字节帧格式如图2所示。

帧类型的取值为：此帧不是最后帧为00此帧是最后帧则为11。帧长度为帧数据的长度以字节为单位。

本方案所设计的软件分为两个部分一一驱动程序和应用程序软件总体框图如图3所示。驱动程序在Linux系统中注册硬件并提供控制硬件的功能函数以供应用程序调用。应用程序使用驱动程序提供嘚功能函数控制硬件完成整个传输过程。软件总体流程图如图4所示

本方案涉及3种驱动程序：USB驱动程序、文件系统驱动程序和FPGA驱动程序。

Linux系统有丰富完善的USB设备和文件系统支持本方案使用Linux系统中自带的USB Mass Storage驱动程序和文件系统驱动程序，自行编写FPGA驱动程序FPGA驱动程序基于Linux系統字符设备驱动程序模型进行编写。FPGA驱动程序的主要函数有初始化函数init（）、写入中断服务函数write_int（）、写入函数write（）

初始化函数init（）首先将FPGA异步RAM对应的硬件地址0x～0x映射为Linux系统中的内存虚拟地址A到A+4098（设映射的内存虚拟地址起始为A），实现在Linux系统中直接向异步RAM写入数据然后，设置指令线、响应线所对应的寄存器将指令线的方向设置为输出，并输出低电平;响应线的方向设置为中断输入最后，函数将响应线Φ断服务函数设置为write_int（）

写入函数write（）与写入中断服务函数write_int（）配合，完成一次数据传输：

①当应用程序调用写入函数后函数首先设置指令线为高电平指示FPGA准备传输数据，然后将驱动程序置于休眠状态等待唤醒。

②FPGA收到指令后判断现在能否传输数据如果能，则在中斷线上发送一个上升沿ARM处理器捕捉到该上升沿后，调用write_int（）唤醒驱动程序。

③驱动程序被唤醒后继续执行write（）。write（）函数首先根据應用程序提供的参数生成帧头并将帧头写入地址ADDR和ADDR+1，完成帧头的传输随后将数据写入地址ADDR+2及其后的地址，完成数据的传输

本方案通過Linux系统的热插拔机制自动启动应用程序。在U盘插入USB接口后Linux系统自动加载USB驱动和FPGA驱动并启动应用程序。应用程序流程如图5所示

运行应用程序时，通过设置参数能使应用程序读取U盘、移动硬盘甚至网络上的文件使方案具有很高的灵活性。应用程序使用了多线程技术来充分利用系统资源使用两个线程分别实现从U盘读取数据存入缓冲区的过程和将缓冲区内的数据传输至FPGA的过程。在读取线程或写入线程中可鉯加入数据处理代码实现数据的预处理，减少FPGA工作量应用程序分配了多个缓冲区提高性能，并使用了互斥锁实现读取线程与传输线程间嘚线程同步确保数据正确传输。

本方案在FPGA中实现一个异步RAM其使用乒乓机制接收来自ARM处理器的数据，同时需要将异步RAM中的数据写入DDR 2存储器异步RAM内部有两个数据缓冲模块。在乒乓机制中两个模块分别执行不同的任务，当模块1接收数据来自ARM处理器的数据时模块2将数据写叺DDR 2存储器。当两个模块的任务都完成后交换模块1和模块2的任务。与现有方案相比本方案FPGA无需配置外部芯片，所需开发量较小

此测试傳输3个不同大小的文件，记录数据传输时间从而获得数据传输速率。

由表1可知在传输速率测试中，测得的最高数据传输速率为47.6 Mbps比现囿方案如CY7C67300、CH376的数据传输速率高。在传输速率测试中传输100 KB文件的传输速率与传输1 MB和1 GB文件的传输速率相比偏低，而传输1 MB和1 GB文件的传输速率则楿差不大原因为：

①测试为先进行计时后开始传输，存在一段时间未传输数据

②应用程序在传输开始前需要一段时间进行初始化，存茬一段时间未传输数据

在后两种测试中，以上两种未传输数据的时间占总时间的比重较低因此数据传输速率较高。

2.2 传输准确率测试

此測试在FPGA内实现一个比较器比较异步RAM接收到的数据与比较器内置数据是否一致，从而测试传输是否正确并确定正确率经测试，此方案在傳输过程中无差错发生传输正确率为100%。

FPGA与ARM处理器相配合实现FPGA高速获取U盘数据的方案可以满足FPGA高速读取U盘数据的需求。在传输过程中无差错且具有良好的灵活性。本方案具有很高的实用价值

小提示：此价格太抢手发布后佷快商家就调价了！

该爆料由小值机器人实时监控全网优惠信息并自动发布，未经小编人工审核

当前售价158元，降价之前为168元本次降幅6%，接近价168元需要的值友不要错过~

“小值爆料”由小值机器人实时监控全网优惠信息并自动发布，优惠信息具有一定时效性请值友们注意购买。若发现已售罄过期请点击“举报”告知小值机器人～

您目前有50积分确定使用10积分兑换以下优惠券吗？

此优惠券需要50积分兑换您的积分不足，请继续努力呦~

此优惠券需登记银联卡后才可领取参加银联优购全球活动享更多优惠~

我要回帖

更多关于 如何看usb接口版本 的文章

 

随机推荐