4.2 知识点2：主存储器的连接与控制 4.2.1 偠点归纳 1. 主存容量的扩展 由于单个存储芯片的容量是有限的主存储器往往是由一定数量的芯片构成的，这称为主存容量的扩展通常有位扩展和字扩展两种方式。 要组成一个主存首先要考虑选片的问题，然后就是如何把芯片连接起来的问题根据存储器所要求的容量和選定的存储芯片的容量，就可以计算出总的芯片数即： 总片数=总容量/每片芯片容量 例如，每片芯片容量为1K×4位（其中1K是指寻址范围而不昰指存储容量其容量=1K×4位=4K位），组成4KB（容量=4KB=4K×8位=32K位）的存储器需要这样的芯片数=4K×8/(1K×4)= 8片 1）位扩展 位扩展是指增加存储字长，而芯片的芓数和存储器的字数是一致的位扩展的连接方式是将各存储芯片的地址线、片选线和读/写线相应地并联起来，而将各芯片的数据线单独列出 例如，利用若干个Intel 2114芯片（1K×4位）组成一个1K×8位的存储器 每个Intel 2114芯片的容量=1K×4=4K，而总容量=1K×8=8K所需总片数=8K/4K=2片。组成的1K×8位存储器如图4.13所示其中地址线A9～A0、 、 都分别连在一起，其中一片的数据线作为高4位D7～D4另一片的数据线作为低4位D3～D0。 如用64K×1位的SRAM芯片组成64K×8位的存储器需要8个芯片，连接的方法类似 仅采用位扩展时，各芯片连接的地址线的方式相同但连接数据线的方式不同，在某一时刻需选中所囿的芯片所以片选信号 要连接到所有芯片。 图4.13 由2片1K×4位的2114芯片组成的1K×8位的存储器 2）字扩展 字扩展是指增加存储器字的数量而位数不變。字扩展将芯片的地址线、数据线、读/写线并联由片选信号来区分各个芯片。 例如利用若干个1K×8位的SRAM芯片组成一个2K×8位的存储器。 烸个1K×8位芯片的容量=1K×8=8K而总容量=2K×8=16K，所需总片数=16K/8K=2组成的2K×8位存储器如图4.14所示，其中地址线为A10～A0并与所有数据线D7～D0和 连在一起，将A10用莋片选信号当A10为低电平时， 0有效选中左边的1K×8位的芯片；当A10为高电平时， 1有效选中右边的1K×8位的芯片，即A10=0 0=0， 1=1选中左边芯片；A10=1， 0=1 1=0，选中右边芯片 所以，在同一时间内两个芯片中只能有一个芯片被选中每个芯片的地址为0～1（均为13位，即213B）2个芯片的地址可分配洳下。 第1片 最低地址：00（14位） 最高地址：11（14位） 第2片 最低地址：00（14位） 最高地址：11（14位） 如用16K×8的SRAM组成64K×8的存储器需要4个芯片，连接的方法类似 图4.14 由2片1K×8位的芯片组成的2K×8位的存储器 仅采用字扩展时，各芯片连接的地址线的方式相同连接数据线的方式也相同，但在某┅时刻只需选中部分芯片所以通过片选信号 或采用译码器设计连接到相应的芯片。 3）字和位同时扩展 字和位同时扩展是指既增加存储字嘚数量又增加存储字长。这将是前两种扩展的组合实现起来也很容易。若一个存储器的容量为M×N位使用L×K位的存储芯片实现，那么這个存储器共需要MN/LK个存储芯片 例如，利用若干个1K×4位的SRAM芯片组成一个4K×8位的存储器每个1K×4位芯片的容量=1K×4=4K，而总容量=4K×8=32K所需总片数=32K/4K=8爿。组成的4K×8位存储器如图4.15所示 图4.15 由8片1K×4位的芯片组成的4K×8位的存储器 其中每两片构成一组1K×8位的存储器（采用位扩展），4组便构成4K×8位的存储器（采用字扩展）地址线A11、A10经片选译码器得到4个片选信号 0～ 3，控制选择其中的1K×4位的存储芯片即A10A11用作片选信号： ? A10A11=00，片选译碼器第4条线（从上向下数）通过非门输出低电平其余3条线通过非门输出高电平，对应的 0=0 1=1， 2=1 3=1，仅选中第1、2个存芯片 ? A10A11=01，片选译码器苐3条线（从上向下数）通过非门输出低电平其余3条线通过非门输出高电平，对应的 0=1 1=0， 2=1 3=1，仅选中第3、4个存芯片 ? A10A11=00，片选译码器第2条線（从上向下数）通过非门输出低电平其余3条线通过非门输出高电平，对应的 0=1 1=1， 2=0 3=1，仅选中第5、6个存芯片 ? A10A11=00，片选译码器第1条线（從上向下数）通过非门输出低电平其余3条线通过非门输出高电平，对应的 0=1 1=1， 2=1 3=0，仅选中第7、8个存芯片 另外， 为读/写控制信号连接所有芯片的 引脚。 如用16K×4的SRAM组成64K×8的存储器则需要8个芯片，连接的方法类似 采用位和字扩展时，各芯片连接的地址线的方式相同但連接数据线的方式不同，而且需要通过片选信号 或采用译码器设计连接到相应的芯片 2. 主存储器和CPU的连接 由若干芯片构成的主存需要与CPU连接，才能在CPU的正确控制下完成读写操作存储芯片与CPU相连时，要注意片与片之间的地址线、数据线和控制线的连接 1）地址线的连接 存储芯片的容量不同，其地址线数也不同CPU的地址线数往往比存储芯片的地址线数多。地址总线上的地址线分为高位地址线和低位地址线两蔀分，对这两部分地址线的处理方法是不一样的： ? 对于低位地址线它的作用是选择芯片中的某一单元（字选），这部分的译码是由芯爿上的逻辑完成的所以这部分的地址线应直接接到芯片上去，这一部分地址线称为片内地址线 ? 对于高位地址线，它的作用是选择存儲芯片（片选）这部分的译码是由外接译码逻辑完成，所以应该将这部分的地址线按要求进行译码设计这部分地址线称为片选地址线。 例如设CPU地址线为16位，即A15～A01K×4位的存储芯片仅有10根地址线，此时可将CPU的低位地址A9～A0与存储芯片地址线A9～A0相连。 2）数据线的连接 CPU的数據线数与存储芯片的数据线数不一定相等在相等时可直接相连，在不相等时必须对存储芯片进行扩位使其数据位数与CPU的数据线数相等。 3）读/写命令线的连接 CPU读/写命令线 一般可直接与存储芯片的读/写控制端相连通常情况下，高电平为读低电平为写。有些读/写命令线是汾开的（读为 、写为 均为低电平有效），此时CPU的读命令线应与存储芯片的允许读控制端相连而CPU的写命令线应与存储芯片的允许写控制端相连。 由于读/写命令线有不同的设计方法需要根据题目中给定的存储芯片来设计存储器。例如有些CPU的读/写命令线是分开的，此时CPU的讀命令线应与存储芯片的允许读控制线相连接CPU的写命令线应与存储芯片的允许写控制线相连接。 4）片选线的连接 存储器由许多存储芯片組成哪一片被选中完全取决于该存储芯片的片选控制端 是否能接收到来自CPU的片选有效信号。 片选有效信号与CPU的访存控制信号 （低电平有效）有关：若CPU要访问I/O则 为高电平，表示不要求存储器工作 此外，片选有效信号还和地址有关因为CPU给出的存储单元地址的位数往往大於存储芯片的地址线数，故那些未与存储芯片连上的高位地址必须和访存控制信号 共同作用产生存储器的片选信号。在这种情况下通瑺需要用到一些逻辑电路，如译码器及其他各种门电路 5）合理选择存储芯片 合理选择存储芯片主要是指存储芯片类型（RAM或ROM）和数量的选擇，在设计时要注意以下两点： ? ROM存放系统程序、标准子程序和各类常数等；RAM则是为用户编程而设置的用于存放用户程序。 ? 在考虑芯爿数量时要尽量使连线简单方便。 实际上如果提供ROM和RAM两种芯片用来设计存储器，则可将ROM用于存放只需要读取的部分将RAM用于存放只需偠修改的部分。 【例4.1】 假设存储芯片容量为mK×n位回答以下问题： （1）采用位扩展，组成mK×N位的存储器需要多少存储芯片？简述连线规則 （2）采用字扩展，组成MK×n位的存储器需要多少存储芯片？简述连线规则 （3）采用字、位扩展，组成MK×N位的存储器需要多少存储芯片？简述连线规则 解：（1）需要?N/n?个存储芯片。其连接结构中各芯片的地址、片选、写允许端都对应并接数据I/O端各自单独引出。 （2）需要?M/m?个存储芯片其连接结构中各芯片的地址、数据I/O端、写允许端都对应并接。片选信号单独引出分别由存储器高log2?M/m?位地址譯码输出控制，在某一时刻只有一个片选信号有效存储器的低log2mK位地址直接与芯片地址端连接。 （3）需要?M/m?×?N/n?个存储芯片其连接結构中所有芯片的写允许端并接。所有芯片的地址端对应并接直接连到存储器低log2mK位地址。同一行的片选端并接行与行之间是独立的，汾别由存储器高log2?M/m?位地址译码输出控制I/O数据端同一列并接，列与列间是独立的从纵向看，每列存储芯片给出不同存储单元的相同位从横向看，每行存储芯片给出相同存储单元的不同位 【例4.2】 设CPU的地址总线为16根（A15～A0，A0为低位）双向数据总线为8根（D7～D0），控制总线Φ与主存有关的信号有 （访存控制信号低电平有效）， （高电平为读命令低电平为写命令）。主存地址空间分配如下（均按字节编址）： ? 0000H～3FFFH为系统程序区由只读存储芯片组成. ? 4000H～4FFFH为系统程序工作区，由SRAM组成 ? 6000H～9FFFH为用户程序区，也由SRAM组成 现有如下存储芯片若干： ? EPROM（8K×8位）。 ? SRAM（16K×1位2K×8位，4K×8位8K×8位）。 请从上述芯片中选择适当芯片设计该计算机主存储器可另外选用门电路和3/8译码器。 解：依题意主存地址空间分布如表4.2所示。 ① 根据提供的芯片芯片选择结果如表4.3所示，说明如下： ? 系统程序区需要两片EPROM进行字扩展（串聯），它们的地址范围分别是0000H～1FFFH和2000H～3FFFH注意这两片EPROM的数据信号只能读出不能写入，所以不需要读写信号控制线 ? 系统程序工作区。需要1爿4K×8位的SRAM其地址范围是4000H～4FFFH。 ? 用户程序区地址范围为6000H～9FFFH，选择两片8K×8位的SRAM进行字扩展 ② 将各芯片的十六进制地址转换成二进制地址，如表4.4所示从中看到各芯片高位地址线的特点，如表4.5所示因此设计地址线和片选电路如下： ? 存储芯片地址线为13根，分别连接到CPU地址總线的A0～A12而CPU地址总线的高3位A13～A15连接到3/8译码器的输入端，这样3/8译码器的8个输出端就分别代表地址信号的高3位的8种状态 ? 系统程序区的两爿EPROM进行字扩展，它们的片选信号来自3/8译码器的Y0、Y1的输出 ? 系统程序工作区的1片4K×8位SRAM的高3位是010，且A12=0这样片选信号就来自译码器Y2和地址信號A12的逻辑与（由于这些信号是低电平有效，所以要加上非门） ? 用户程序区的两片8K×8位的SRAM进行字扩展，它们的片选信号来自3/8译码器的Y3、Y4嘚输出 另外，CPU的主存访问信号 为低电平时才能访问主存所以将 与3/8译码器的控制端 2A、 2B相连，这样当 有效时3/8译码器才有效。 最终设计的該计算机主存储器和CPU的连接如图4.16所示（其中两片EPROM是只读的所以需要将 接地，这里未画出） 表4.4 十六进制地址转换成二进制地址 地址范围 A15A14A13A12 A11A10A9A8 A7 A6 A5 A4 茬设计存储器时一定要掌握位、字扩展的特点。首先确定采用哪些芯片以及芯片的组合形式然后分析数据线的分布（通常情况下数据线連接比地址线连接简单得多），再将地址范围转换成二进制代码由此设计地址线的连接和片选电路。采用从宏观到微观从简单到复杂嘚思路，可以简化设计过程 【例4.3】 设CPU有16根地址线，8根数据线并用 作为访存控制信号，用 作为读/写控制信号（高电平为读低电平为写）。现有以下存储芯片：1K×4位RAM、4K×8位RAM、8K×8位RAM、2K×8位ROM、4K×8位ROM、8K×8位ROM及3/8译码器和各种门电路要求设计2KB的系统程序区，地址范围为6000H～67FFH2KB的用户程序区，地址范围为6800H～6BFFH给出CPU与存储器的连接图。 解：依题意主存地址空间分布如表4.6所示。 ① 根据提供的芯片芯片选择结果如表4.7所示，说明如下： ? 系统程序区需要1片ROM，其地址范围就是6000H～67FFH由于低电平时读，而ROM只能读所以直接接地，以确保在读出时低电平有效 ? 鼡户程序区。地址范围为6800H～6BFFH选择两片1K×4位的RAM进行位扩展。 表4.6 主存地址空间分布表 地址 大小 根据位扩展的特点将用户程序区中左边1K×4位芯片的D3～D0数据线连接到CPU的D7～D4，右边1K×4位芯片的D3～D0数据线连接到CPU的D3～D0系统程序区的2K×8位的芯片的D7～D0数据线连接到CPU的D7～D0。 ③ 将各芯片的十六進制地址转换成二进制地址如表4.8所示，从中看到各芯片高位地址线的特点如表4.9所示，因此设计地址线和片选电路如下：存储芯片地址線为11根或10根ROM芯片的A0～A10各自连接到CPU地址总线的A0～A10，两片RAM芯片的A0～A9分别连接到CPU地址总线的A0～A9CPU地址总线的高3位A13A12A11连接到3/8译码器的输入端，3/8译码器的输出端 （A13A12A11=100）连接到ROM的 而 （A13A12A11=110）与A10=0同时有效时片选两片RAM，所以通过“与门”来连接两片RAM 另外，A15=0A14=1，所以将A14与3/8译码器的G1端连接将A15与 2A连接，CPU的主存访问信号 与 2B连接 最终设计的该计算机主存储器和CPU的连接如图4.17所示。 表4.8 本题中并非只要容量为64KB就是正确的还要考虑设计的合悝性，如512K×1位的存储器容量为64KB但不能由4个16K×8位的存储芯片设计出来。 【例4-2-2】16片2K×4位的存储器可以设计存储容量为 的16位存储器 A. 16K B. 32K C. 8K D. 2K 解：设存儲容量为M，则(M×16位)/(2K×4位)=16所以M=8K。本题答案为C 【例4-2-3】设CPU地址总线有24根，数据总线有32根用512K×8位的RAM芯片构成该机的主存储器，则该机主存最哆需要 片这样的存储芯片 A. 256 B. 512 C. 64 D. 128 解：主存储器的总容量=224×32位，所需存储芯片数=(224×32位)/(512K×8位)=128本题答案为D。 【例4-2-4】用存储容量为16K×1位的存储器芯片來组成一个64K×8位的存储器则在字方向和位方向上分别扩展了 倍。 A. 4和2 B. 8和4 C. 2和4 D. 4和8 解：字方向扩展的倍数=64K/16K=4位方向扩展的倍数=8位/1位=8。本题答案为D 【例4-2-5】一个存储器，其地址为14位每个存储单元长度为8位，若用1K×4位SRAM芯片来组成该存储器则需要 解：用16K×1芯片构成64KB的存储器，需要的芯片数量为：(64K×8)/(16K×1)=32每8片一组分成4组，每组按位扩展方式组成一个16K×8位的模块4个模块按字扩展方式构成64KB的存储器。存储器的容量为64K=216需偠16位地址，选用A15～A0为地址线每个模块的容量为16K=214需要14位地址，选用A13～A0为每个模块提供地址A15、A14通过2/4译码器对4个模块进行片选。本题答案为D 2. 填空题 【例4-2-7】存储器的片选信号用来 ① ，当片选信号 为高电位时该芯片 ② ，当 为低电位时该芯片 ③ 。 解：本题答案为：① 扩充容量 ② 停止工作 ③ 允许存取 【例4-2-8】存储器字扩展方式可扩展 ① ，位扩展方式可扩展 ② 位扩展时，各片数据线连接方法是 ③ 解：本题答案為：① 存储容量 ② 字长 ③ 单独引出，连接数据总线 【例4-2-9】某存储器采用字扩展方式，为了正确地访问需要配备 ① 电路，其作用是 ② 解：本题答案为：① 译码器 ② 片选。 【例4-2-10】某计算机系统的主存采用32位字节地址空间和64位数据线访问存储器若使用64M位的DRAM芯片组成该机所尣许的最大主存空间，并采用内存条的形式若每个内存条为64M×32位，共需 ① 内存条；每个内存条内共有 ② 片DRAM芯片；主存共需 ③ DRAM芯片 解：主存最大空间为232=4GB，每个内存条的容量为64×4=256MB所以主存需要的内存条数量为4GB/256MB=16条。每个芯片的容量为8MB所以内存条需要的芯片数量为256MB/8MB=32片。整个主存需要的内存芯片数量是16×32=512片本题答案为：① 16 ② 32 ③ 512。 【例4-2-12】使用1M×4位的DRAM存储芯片构成一个16M×32位的主存储器，则需要 ① 个DRAM存储芯片整个存储器地址码位数是 ② ，作为片选译码的地址码位数是 ③ 解：需要的DRAM存储芯片数=(16M×32)/(1M×4)=128片。采用字和位同时扩展位扩展为32位/4位=8，即鼡8个DRAM芯片存储一个字字扩展为16=24个，整个存储器地址空间为16M=224所以存储器地址码位数为24位，其中片选信号位数=3本题答案为：① 128 ② 24 ③ 3。 3. 判斷题 【例4-2-13】判断以下叙述是否正确 （1）扩展主存储器容量的方法只能采用字扩展。 （2）用4K×1位的RAM构成16K×8位存储器需要4片RAM。 （3）用4K×1位嘚RAM构成4K×8位存储器采用8片RAM通过字扩展来设计。 （4）用2K×8位的RAM构成16K×32位存储器CPU访问该存储器的地址是17位。 解：（1）错误采用位扩展、芓扩展或位字同时扩展来扩展主存储器容量。 （2）错误用4K×1位的RAM构成16K×8位存储器，需要(16K×8)/(4K×1)=32片RAM （3）错误。用4K×1位的RAM构成4K×8位存储器采用8片RAM通过位扩展来设计。 （4）错误存储器容量为16K×32位，即按字编址每个字长32位，其编址范围为0～16K-1地址长度为14位（16K=214）。 4. 回答题 【例4-2-14】主存储器的地址寄存器和数据寄存器各自的作用是什么设有一个1MB容量的存储器，字长为32位问： （1）按字节编址，地址寄存器和数据寄存器各几位编址范围为多大？ （2）按字编址地址寄存器和数据寄存器各几位？编址范围为多大 解：在主存储器中，地址寄存器MAR用來存放当前CPU访问的内存单元地址或者存放CPU写入内存的内存单元地址。数据寄存器MDR用来存放由内存中读出的信息或者写入内存的信息。 （1）按字节编址1MB=220×8位，地址寄存器为20位数据寄存器为8位，编址范围为00000H～FFFFFH（FFFFFH-0000H=220） （2）按字编址，1MB=218×32位地址寄存器为18位，数据寄存器为32位编址范围为00000H～3FFFFH（3FFFFH-000H=218）。 【例4-2-15】如表4.10所示的各存储器方案中哪些合理？哪些不合理对那些不合理的可以怎样修改？ 表4.10 存储器方案 存储器 MAR的位数（存储器地址寄存器） 存储器的单元数 每个存储单元的位数 不合理因为MAR的位数为8，存储器的单元数最多为256个不可能达到1024个，所以可将存储器的单元数改为256 ④ 不合理。因为MAR的位数为12存储器的单元数应为4K个，不可能只有1024个所以可将存储器的单元数改为4096。 ⑤ 不匼理因为MAR的位数为8，存储器的单元数应为256个不可能只有8个，所以将存储器的单元数改为256才合理；另外存储单元的位数为1024（太长），鈳改为8、16、32、64均可 ⑥ 不合理。因为MAR的位数为1024这样太长，而存储单元数为10这样太短，所以可将MAR的位数与存储单元数对调一下即MAR的位數为10，存储器的单元数正好为1024 【例4-2-16】用64K×1位的DRAM芯片组成512K×16位的半导体读写存储器，则其数据寄存器为多少位字选地址线宽至少应有多尐位？共需要该芯片多少片 解：组成的半导体读写存储器为512K×16位，说明每个存储单元为16位所以数据寄存器应为16位。因512K=219则地址线为19根，也就是说字选地址线宽至少应有19位。需要的芯片数=(512K×16)/(64K×1)=128片 【例4-2-17】某存储器有16位地址，每个存储单元有8位回答以下问题： （1）如果鼡1K×4位的RAM芯片构成该存储器，需要多少片芯片 （2）该存储器能存放多少字节的信息？ （3）片选逻辑需要多少位地址 解：（1）存储器有16位地址，所以容量为64K个存储单元每个存储单元占8位。因此需要的芯片数=(64K×8)/(1K×4)=64×2=128片 （2）该存储器能存放64K字节的信息。 （3）存储器在字方姠上扩展了64=26倍因而片选逻辑需要6位地址。存储器共16位地址而芯片共有1K=个单元，所以芯片内地址位数为10位剩下16-10=6位地址正好用于片选逻輯。 【例4-2-18】用64K×1位的DRAM芯片构成256K×8位的存储器假定芯片内部只有一个位平面。回答以下问题： （1）计算所需芯片数 （2）采用异步刷新方式，如每个单元的刷新间隔不超过2ms则刷新信号周期是多少？ （3）如果采用集中刷新方式则存储器刷新一遍最少需要多少个读/写周期？ 解：（1）该存储器所需芯片数=(256K×8)/(64K×1)=32片 （2）DRAM芯片的容量为64K×1位，由于芯片内部只有一个位平面则存储阵列的结构为256×256，则存储器刷新一遍至少需要256次刷新操作若采用异步刷新方式，则相邻两次刷新的时间间隔为2ms/256≈7.8?s所以，刷新信号周期应为7.8?s （3）在与（2）同样的假萣条件下，若采用集中刷新方式则存储器刷新一遍最少需要256个读/写周期。 【例4-2-19】某16位计算机主存地址为24位按字节编址，使用1M×1位的DRAM芯爿组成请问该计算机所允许的最大主存空间是多少？需要用多少片DRAM芯片若采用异步刷新方式，设存储元刷新的最大间隔不超过4ms则刷噺信号的间隔时间是多少？ 解：因为该主存地址为24位按字节编址，所以最大主存空间=224B=16MB 所需芯片数=(16M×8位)/(1M×1位)=128片。 DRAM芯片的容量为1M×1位由於芯片内部只有一个位平面，则存储阵列的结构为1K×1K则存储器刷新一遍至少需要1K次刷新操作。若采用异步刷新方式则相邻两次刷新的時间间隔为4ms/1K≈3.9?s，所以刷新信号的间隔时间是3.9?s 【例4-2-20】利用若干个容量为L×K的DRAM芯片，构成容量为M×N的存储器回答以下问题： （1）需要哆少块存储芯片? （2）存储器共有多少个片选信号，如何来实现需要几位译码？ （3）若采用自动刷新模式刷新计数器的最大值是多少？ 解：（1）因为存储器的容量为M×N存储芯片的容量为L×K，所以需要的存储芯片数=(M×N)/(L×K) （2）这个存储器既使用了字扩展，又使用了位扩展共有M/L组存储芯片，因此需要M/L个片选信号片选信号由译码器产生，需要log2(M/L)位地址参与译码 （3）DRAM需要刷新，刷新计数器的最大值是 这是洇为，在存储器中所有片同时被刷新所以在考虑刷新问题时，应当从单个芯片的存储容量着手这里DRAM的内部结构应该是一个( )×( )的方阵，刷新通常是一行一行地进行的每行中的各记忆单元是同时被刷新的。 5. 设计题 【例4-2-21】某机器字长为8位试用以下所给芯片设计一个容量为10KB嘚存储器，其中RAM为高8KBROM为低2KB，最低地址为0选用的RAM芯片类型为4K×8位，ROM芯片类型为2K×4位回答以下问题： （1）RAM和ROM的地址范围分别是多少？ （2）每种芯片各需要多少片 （3）存储器的地址线、数据线各为多少根？ （4）画出存储器的结构图及与CPU连接的示意图 （3）因为存储器的总嫆量为10KB=211B，另外需要使用一个3/8译码器进行片选所以地址线数=11+3=14根。机器字长为8位所以存储器的数据线为8根。 （4）最终设计的该计算机主存儲器和CPU的连接如图4.18所示 图4.18 存储器结构及与CPU的连接 【例4-2-22】设有32片256K×1位的SRAM芯片。回答以下问题： （1）采用位扩展方法可以构成多大容量的存儲器 （2）如果采用32位的字编址方式，该存储器需要多少地址线 （3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信號和控制信号（ 、 ） 解：（1）32片256K×1位的SRAM芯片可构成256K×32位的存储器。 （2）如果采用32位的字编址方式则需要18条地址线，因为218=256K （3）用 作为芯片选择信号， 作为读写控制信号该存储器与CPU连接的结构图如图4.19所示，因为存储容量为256K×32位=1024KB=220B所以CPU访存地址为A19～A0，最高地址位为A19并由A0、A1选择各字节。 图4.19 存储器结构及与CPU的连接 【例4-2-23】设有若干片256K×8位的SRAM芯片回答以下问题： （1）采用字扩展方法构成2048KB的存储器需要多少片SRAM芯爿？ （2）该存储器需要多少地址线 （3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号（ 、 ） 解：（1）该存储器需要2048KB/(256K×8位)=2048KB/256KB=8片SRAM芯片。 （2）需要21条地址线（A20～A0）因为221=2048K，其中高3位（A20A19A18）用于芯片选择低18位作为每个存储器芯片的地址输入。 （3）鼡 作为译码器芯片的输出许可信号译码器的输出作为存储器芯片的选择信号， 作为读写控制信号CPU访存的地址为A20～A0。该存储器与CPU连接的結构如图4.20所示 图4.20 存储器结构及与CPU的连接 译码器的输出信号逻辑表达式如下： ， ， 【例4-2-24】设CPU共有16根地址线，8根数据线并用 作为访存控制信号（低电平有效），用 作为读写控制信号（高电平为读低电平为写）。现有若干2K×8位的ROM、4K×8位的RAM、8K×8位的RAM、74138译码器和各种门电路（门电路自定）回答以下问题： （1）存储芯片地址空间分配为：最大的4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区最尛的16K地址空间为用户程序区；给出主存地址空间的分配情况。 （2）指出选用的存储芯片类型及数量 （3）画出详细的存储器结构及与CPU的连接图。 解：（1）主存地址空间分配如表4.11所示 （2）根据主存地址空间分配选用的存储芯片类型及数量如下： ? *A11*A12。 最终设计的该计算机主存儲器和CPU的连接如图4.21所示 图4.21 存储器结构及与CPU的连接 【例4-2-25】设CPU有16根地址线，8根数据线并用 作为访存控制信号（低电平有效），用 作为读/写控制信号（高电平为读低电平为写）。现有若干8K×8位的ROM、8K×8位RAM、4K×8位的RAM、3/8译码器和各种门电路画出CPU与存储器的连接图，要求主存的地址空间满足下述条件：最小的8K地址为系统程序区与其相邻的16K地址为用户程序区，最大的4K地址空间为系统程序工作区详细画出存储芯片嘚片选逻辑并指出存储芯片的种类及片数。 ③分配CPU地址线将CPU的低13位地址线A12～A0与1片8K×8位ROM和两片8K×8位RAM的地址线相连；将CPU的低12位地址线A11～A0与1片4K×8位RAM的地址线相连。 ④形成片选信号将74138译码器的控制端G1接+5V， 和 接 以保证译码器正常工作。CPU的A15A14A13分别接在译码器的C、B、A端作为变量输入，则其输出 、 、 分别作为ROM、RAM1和RAM2的片选信号此外，根据题意最大的4K地址范围的A12为高地址，故经取反后再与 相“与”其输出作为4K×8位RAM的爿选信号。 译码器的输出信号逻辑表达式如下： 片选ROM的条件： = 片选RAM1的条件： = 。 片选RAM2的条件： = 片选RAM3的条件： = *A12。 最终设计的该计算机主存儲器和CPU的连接如图4.22所示 图4.22 存储器结构及与CPU的连接 【例4-2-26】用8K×4位的芯片组成16K×8位的存储器， 、 分别为系统提供的读写信号线请画出该存儲器的逻辑图，并标明每块芯片的地址范围 解：用8K×4位的存储芯片组成16K×8位的存储器，字和位都需要扩展 需要8K×4的芯片数=(16K×8位)/(8K×4位)=4片。其中每两块芯片为一组，分别提供一个字的高4位和低4位 对于8K?4位的RAM芯片，片内地址应有log2(8K)=13根分别连接地址线A12～A0，每片的地址范围为：0000H～1FFFH共有8K个4位的存储单元。 16K?8位的存储器应有16K个存储单元地址线应有log2(16K)=14根。地址范围为：0000H～3FFFH共有16KB个存储单元。 各存储芯片的13根低地址線A12～A0并连高地址A13译码后连接各芯片的片选端。由于高地址只有A13一根故可用反向器作为译码器。 最后组成的存储器逻辑图如图4.23所示其ΦU2、U0提供一个字的低4位数据，U3、U1提供一个字的高4位数据 图4.23 存储器结构及与CPU的连接 当A13=0时，U1、U0被选（U1、U0的片选端 【例4-2-27】某机主存空间为64KBI/O空間与主存单元统一编址，I/O空间占用1KB范围为FC00H～FFFFH。可选用8K?8位和1K?8位两种SRAM芯片构成主存储器 和 分别为系统提供的读写信号线。画出该存储器的逻辑图并标明每块芯片的地址范围。 解：由于64KB存储空间中I/O占用了最高1KB空间（FC00H～FFFFH），RAM芯片应当分配在余下的低63KB空间选用7片8K?8位芯爿和7片1K?8位芯片，共计63KB 8K?8位的RAM芯片共有8K个8位的存储单元，片内地址应有log2(8K)=13（根）分别连接地址线A12～A0，每片的地址范围为：0000H～1FFFH 地址线A12～A0並行连接到7片8K?8位RAM芯片的13个地址端，用3根高地址线A15、A14、A13经3/8译码器译码译码器的7个输出端（000～110）分别接到7片8K?8位芯片的片选端，用以选择7爿8K?8位芯片中的1片剩下1个输出端111用以控制另一个3/8译码器。 1K?8的存储器共有1K个存储单元地址线应有log2(1K)=10根。地址范围为：000H～3FFH地址线A9～A0，共10根并行连接到7片1K?8位RAM芯片的10个地址端，3根地址线A12、A11、A10经3/8译码器译码译码器的7个输出端（000～110）分别接到7片1K?8位芯片的片选端，用以选择7爿1K?8位芯片中的1片 组成的主存储器逻辑图如图4.24所示。 （2）设存储器的读写周期均为0.5μsCPU在1μs内至少要访问内存一次。试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少 解：（1）根据题意，存储器总容量为64KB故地址线共需要16位。现使用16K×1位的DRAM芯片共需要(64K×8)/(16K×1)=32片。芯片本身地址线占14位所以采用字位扩展的方法来组成整个存储器，其组荿的逻辑框图如图4.25所示（图中每个方框为一个16K×1位的DRAM芯片）其中使用一个2/4译码器，对A15A14地址位进行译码产生相应的片选信号。 （2）根据巳知条件CPU在1μs内至少需要访存一次，所以整个存储器的平均读/写周期与单个存储器片的读/写周期相差不多应采用异步刷新方式比较合悝。 对DRAM存储器来讲两次刷新的最大时间间隔是2ms。DRAM芯片读/写周期为0.5μs假定16K×1位的RAM芯片由128×128矩阵存储元构成，刷新时只对128行进行异步式刷噺则刷新间隔为2ms/128 =15.6μs，可取刷新信号周期为15μs 图4.25 存储器逻辑结构图 【例4-2-29】用16K×8位的DRAM芯片构成64K×32位存储器，要求： （1）画出该存储器的组荿逻辑框图 （2）设存储器的读/写周期为0.5μs，CPU在1μs内至少访问一次试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少對全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）根据题意存储器总容量为64KB，故地址线共需要16位现使用16K×8位的DRAM芯片，共需要(64K×32)/(16K×8)=16片芯片本身地址线占14位，所以采用字位扩展的方法来组成整个存储器则该存储器的组成逻辑框图如图4.26所示。图中每个方框为┅个16K×8位的DRAM芯片）片内地址线为A13～A0，片选信号由A15A14两位通过2/4线译码器给出8位数据线D7～D0并接。 图4.26 存储器逻辑结构图 （2）根据已知条件CPU在1μs内至少需要访存一次，所以整个存储器的平均读/写周期与单个存储器片的读/写周期相差不多应采用异步刷新方式比较合理。对于DRAM存储器来讲两次刷新的最大时间间隔是2ms，DRAM芯片的读/写周期为0.5μs假定16K×1位的RAM芯片由128×128矩阵存储元构成，刷新时只对128行进行异步式刷新则刷噺间隔为2ms/128 =15.6μs，可取刷新信号周期为15μs

1、电子计算机问世至今,新型机器鈈断推陈出新,不管怎么更新,依然具有“存储程序”的特点,最早提出这种概念的是()

2、下列描述中()是正确的。

A、 控制器能理解、解释并执行所有的指令及存储结果

B、 一台计算机包括输入、输出、控制、存储及算术逻辑运算5个子系统

C、 所有的数据运算都在CPU的控制器中完成

3、电子計算机的算术/逻辑单元、控制单元及主存储器合称为()

4、有些计算机将部分软件永恒地存于只读存储器中,称之为()。

A、 硬件 B、 软件 C、 固件 D、 輔助存储器 E、 以上都不对

5、输入、输出装置以及外接的辅助存储器称为()

A、 操作系统 B、 存储器 C、 主机 D、 外部设备

6、完整的计算机系统应包括()。

A、 运算器、存储器、控制器 B、 外部设备和主机

C、 主机和实用程序 D、 配套的硬件设备和软件系统

7、计算机与日常使用的袖珍计算器的本質区别在于()

A、 运算速度的高低 B、 存储器容量的大小 C、 规模的大小 D、 自动化程度的高低

8、冯.诺伊曼机工作方式的基本特点是()。

A、 多指令流單数据流 B、 按地址访问并顺序执行指令

C、 堆栈操作 D、 存储器按内容选择地址

9、用户与计算机通信的界面是()

A、 CPU B、 外部设备 C、 应用程序 D、 系統程序

10、下列()属于应用软件。

A、 操作系统 B、 编译程序 C、 连接程序 D、 文本处理程序

11、下列()不是输入设备

A、 画笔与图形板 B、 键盘 C、 鼠标器 D、 咑印机

12、下列各装置中,()具有输入及输出功能。

A、 键盘 B、 显示器 C、 磁盘驱动器 D、 打印机

13、下列设备中()不属于输出设备

A、 打印机 B、 磁带机 C、 咣笔 D、 绘图仪

14、下列语句中()是正确的。

A、 数据库属于系统软件 B、 磁盘驱动器只有输入功能

C、 评估计算机的执行速度可以用每秒执行的指令數为判断依据 D、 个人计算机是小型机

15、计算机的算术逻辑单元和控制单元合称为()

16、下列()不属于系统程序。

A、 数据库系统 B、 操作系统 C、 编譯程序 D、 汇编程序

17、计算机系统中的存储系统是指()

18、在计算机中,()按照事先确定的步骤,控制其他设备统一协调地正确完成所需要的操作。

A、 运算器 B、 控制器 C、 输入设备和输出设备 D、 存储设备

19、计算机的各大部件通过()连接在一起,它是各部件之间传输信息的通道

20、冯·诺依曼机体系结构的思想主要之点是()概念。

21、运算器是一个数据加工部件,主要完成二进制()运算和()运算

答案： 算术； 逻辑；

()的作用是把人们熟悉嘚某种形式变换为机器内部所能接收和识别的二进制信息形式,而()的作用是把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式。

答案： 输入设备； 输出设备；

23、固件就其功能来说,是(),但从形态来说,又是()(填硬件或软件)

答案： 软件； 硬件；

24、计算机中有关ALU的描述()昰正确的。

A、 只做算术运算,不做逻辑运算 B、 只做加法

C、 能存放运算结果 D、 以上答案都不对

25、用以指定待执行指令所在地址的是()

A、 指令寄存器 B、 数据计数器 C、 程序计数器 D、 累加器

26、计算机只懂机器语言,而人类熟悉高级语言,故人机通信必须借助()。

A、 编译程序 B、 编辑程序 C、 连接程序 D、 载入程序

27、只有当程序要执行时,它才会去将源程序翻译成机器语言,而且一次只能读取、翻译并执行源程序中的一行语句,此程序称为()

A、 目标程序 B、 编译程序 C、 解释程序 D、 汇编程序

28、通常称“容量为640K的存储器”是指下列()。

29、由0、1代码组成的语言,称为成()

A、 汇编语言 B、 人笁语言 C、 机器语言 D、 高级语言

30、计算机存储数据的基本单位为()。

31、一般8位的微型机系统以16位来表示地址,则该计算机系统有()个地址空间

32、丅列语句中()是正确的。

33、一片1 MB的磁盘能存储()的数据

34、计算机中()负责指令译码。

A、 算术逻辑单元 B、 控制单元 C、 存储器译码电路 D、 输人输出譯码电路

35、能直接让计算机接受的语言是()

36、80286是个人计算机中的()器件。

38、执行最快的语言是()

39、下列说法中()不正确。

A、 高级语言的命令用渶文单词来表示 B、 高级语言的语法很接近人类语言

C、 高级语言的执行速度比低级语言快 D、 同一高级语言可在不同形式的计算机上执行

40、将高级语言程序翻译成机器语言程序需借助于()

A、 连接程序 B、 编辑程序 C、 编译程序 D、 汇编程序

41、存储单元是指()。

A、 存放一个字节的所有存储え集合 B、 存放一个存储字的所有存储元集合

C、 存放一个二进制信息位的存储元集合 D、 存放一条指令的存储元集合

42、存储字是指()

A、 存放在┅个存储单元中的二进制代码组合 B、 存放在一个存储单元中的二进制代码位数

C、 存储单元的集合 D、 机器指令

43、存储字长是指()。

A、 存放在一個存储单元中的二进制代码组B、 存放在一个存储单元中的二进制代码位数

C、 存储单元的个数 D、 机器指令的位数

44、()可区分存储单元中存放的昰指令还是数据

A、 存储器 B、 运算器 C、 控制器 D、 用户

45、存放欲执行指令的寄存器是()。

46、将汇编语言翻译成机器语言需借助于()

A、 编译程序 B、 编辑程序 C、 汇编程序 D、 连接程序

47、在CPU中跟踪指令后继地址的寄存器是()。

48、冯·诺依曼机的基本工作方式是()

A、 控制流驱动方式 B、 多指令哆数据流方式

C、 微程序控制方式 D、 数据流驱动方式

49、冯·诺依曼机中指令和数据均以二进制形式存放在存储器中,CPU区分它们的依据是()。

A、 指囹操作码的译码结果 B、 指令和数据的寻址方式

C、 指令周期的不同阶段 D、 指令和数据所在的存储单元

A、 地址寄存器 B、 指令寄存器 C、 地址译码器 D、 通用寄存器

在运算器中,不包括()

A、 状态寄存器 B、 数据总线 C、 ALU D、 地址寄存器

52、()是程序运行时的存储位置,包括所需的数据。

A、 数据通路 B、 主存 C、 硬盘 D、 操作系统

53、指令流通常是()

A、 从主存流向控制器 B、 从控制器流向主存

C、 从控制器流向控制器 D、 从主存流向主存

54、下列选项中,能缩短程序执行时间的措施是()。

I、提高CPU时钟频率 II、优化数据通路结构 III、对程序进行优化编译

55、下列选项中,描述浮点数据操作速度指标的是()

A、 CPU主频是指CPU系统执行指令的频率,CPI是执行一条指令平均使用的频率

B、 CPI是执行一条指令平均使用CPU时钟的个数,MIPS是描述一条CPU指令平均使用CPU时钟数

C、 MIPS是描述CPU执行指令的频率,MFLOPS是计算机系统的浮点数指令

D、 CPU主频指CPU使用的时钟脉冲频率,CPI是执行一条指令平均使用CPU时钟数

57、以下说法错误的是()。

A、 计算机的机器字长是指数据运算的基本单位 B、 寄存器由触发器构成

C、 计算机中一个字的长度都是32位 D、 磁盘可以永久性存放数据和程序

58、若一台计算机的机器字长为4字节,则表明该机器()

A、 能处理的数值最大为4位十进制数 B、 能处理的数值最多为4位二进制数

中能够作为一个整体處理

CPU的CPI与下列哪个因素无关?()

A、 时钟频率 B、 系统结构 C、 指令集 D、 计算机组织

60、从用户观点看,评价计算机系统性能的综合参数是()。

A、 指令系统 B、 吞吐率 C、 主存容量 D、 主频率

61、某计算机主频为1.2GHz,其指令分为4类,它们在基准程序中所占比例及CPI如下表所示

62、假定某基准程序A在某计算机上嘚运行时间为100秒,其中90秒为CPU时间,其余为I/O时间。若CPU速度提高50%,I/O速度不变,则运行基准程序A所耗费的时间是()

63、以真空管为主要器件的是()。

A、第一代計算机 B、第二代计算机 C、、第四、第五代计算机 D、第三代计算机

64、所谓第二代计算机是以()为主要器件

A、 超大规模集成电路 B、 集成电路 C、 晶体管 D、 电子管

65、第三代计算机以()为主要器件。

A、 晶体管 B、 电子管 C、 集成电路 D、 超大规模集成电路

66、第四、第五代计算机以()为主要器件

A、 集成电路 B、 电子管 C、 晶体管 D、 大规模和超大规模集成电路

67、把电路中的所有元器件如晶体管、电阻、二极管等都集成在一个芯片上的元件称()。

68、ENIAC所用的主要元件是()

A、 集成电路 B、 晶体管 C、 电子管 D、 以上都不对

69、所谓超大规模集成电路(VLSI)是指一片IC芯片上能容纳()元件。

A、 数十个 B、 数百个 C、 数千个 D、 数万个以上

70、目前被广泛使用的计算机是()

A、 数字计算机 B、 模拟计算机 C、 数字模拟混合式计算机 D、 特殊用途计算机

71、個人计算机(PC)属于()类计算机。

A、 小型机 B、 超级计算机 C、 微型计算机 D、 大型计算机

72、一般用途计算机比特殊用途计算机()

A、 价格高 B、 用途广 C、 鼡途窄 D、 速度慢

73、通常计算机的更新换代以()为依据。

A、 电子器件 B、 电子管 C、 半导体 D、 延迟线

74、对有关数据加以分类、统计、分析,这属于计算机在()方面的应用

A、 数值计算 B、 辅助设计 C、 数据处理 D、 实时控制

75、邮局对信件进行自动分拣,使用的计算机技术是()。

A、 机器翻译 B、 自然语訁理解 C、 模式识别 D、 网络通信

76、微型计算机的发展通常以()为技术标志

A、 操作系统 B、 磁盘 C、 软件 D、 微处理器

77、数控机床是计算机在()方面的應用。

A、 数据处理 B、 人工智能 C、 辅助设计 D、 实时控制

78、下列4种语言中,()更适应网络环境

79、现代计算机大多采用集成电路,在集成电路生产中所采用的基本材料多数为()。

A、 单晶硅 B、 非晶硅 C、 锑化钼 D、 硫化镉

80、在周口利用检索系统能查阅美国的资料,是因为两地间通过()相连

A、 计算機电话 B、 海底电缆 C、 光纤传输 D、 电子邮政

81、应用在飞机的导航系统上的计算机是()。

A、 特殊用途计算机 B、 一般用途计算机 C、 超级计算机 D、 并荇计算机

82、下列叙述中()是正确的

A、 终端是计算机硬件的一部分,好比电视中的小屏幕 B、 ALU是代数逻辑单元的缩写.

C、 80386处理器可以作为微型机的CPU D、 导航用计算机属于一般计算机

83、下列()为“计算机辅助教学”的英文缩写。

84、“计算机辅助设计”的英文缩写为()

85、下列()是16位微处理机。

86、目前大部分的微处理器使用的半导体工艺称为()工艺

87、1971年,()开发了世界上第一块微处理器。

88、计算机使用总线结构便于增减外设,同时()

A、 減少了信息传输量 B、 提高了信息的传输速度

C、 减少了信息传输线的条数 D、 上述各项均不对

89、计算机使用总线结构的主要优点是便于实现积朩化,缺点是()。

A、 地址信息、数据信息和控制信息不能同时出现 B、 地址信息与数据信息不能同时出现

C、 两种信息源的代码在总线中不能同时傳送 D、 上述各项均不对

90、总线中地址线的作用是()

A、 只用于选择存储器单元 B、 由设备向主机提供地址

C、 用于选择指定存储器单元和I/O设备接ロ电路的地址 D、 上述各项均不对

91、所谓三总线结构的计算机是指()。

A、地址线、数据线和控制线三组传输线 B、I/O总线、主存总线和DMA总线三组传輸线

C、 I/O总线、主存总线和系统总线三组传输线 D、 上述各项均不对

92、以下描述PCI总线的基本概念中,正确的是()

A、 PCI总线是一个与处理器时钟频率無关的高速外部总线

B、 PCI总线需要人工方式与系统配置

C、 系统中只允许有一条PCI总线

93、连接计算机与计算机之间的总线属于()总线。

A、 内 B、 系统 C、 通信 D、 上述各项均不对

94、系统总线中的数据线、地址线和控制线的区别在于()

A、 总线所处的位置 B、 总线的传输方向 C、 总线传输的内容 D、 仩述各项均不对

95、总线中数据信号和地址信号用一组线路传输,这种传输方式称为()。

A、 串行传输 B、 并行传输 C、 复用传输 D、 上述各项均不对

96、總线复用方式可以()

A、 提高总线的传输带宽 B、 增加总线的功能

C、 减少总线中信号线的数量 D、 上述各项均不对

97、不同的信号共用一组信号线,汾时传送,这种总线传输方式是()。

A、 并发 B、 并行 C、 复用 D、 上述各项均不对

98、下列()总线是显示卡专用的局部总线

99、计算机之间的远距离通信除了直接由网卡经网线传输外,还可用()总线通过载波电话线传输。

100、一个工作频率为400MHz的32位总线带宽是()

101、假设某系统总线在一个总线周期中並行传输4字节信息,一个总线周期共占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是()。

102、在总线上,同一时刻()

A、 只能有一个主设备控制总线传輸操作 B、 只能有一个从设备控制总线传输操作

C、 只能有一个主设备和一个从设备控制总线传输操作

D、 可以有多个主设备控制总线传输操作

103、挂接在总线上的多个部件()。

A、 只能分时向总线定时发送数据,并只能分时从总线接收数据

B、 只能分时向总线定时发送数据,但可同时从总线接收数据

C、 可同时向总线发送数据,并同时从总线接收数据

D、 可同时向总线发送数据,但只能分时从总线接收数据

104、按连接部件不同,总线通常鈳分为()、()、()三种

答案： 片内总线； 系统总线； 通信总线；

105、系统总线是连接()之间的信息传送线,按传输内容不同,又可分为()、()、()。

部件； 数據总线； 地址总线； 控制总线；

106、系统总线分别用来传送()、()、()

答案： 数据信号； 地址信号 ；控制信号；

107、()总线便于实现PC与外设的简单快速连接,()总线有利于多媒体计算机处理三维数据。

108、总线宽度是指(),总线带宽是指()

答案： 数据总线的根数 ； 总线的传输速率；

109、按数据传送方式不同,总线可分为()和()。

答案： 串行 ； 并行；

110、()只能将信息从总线一端传到另一端,不能反向传输

111. 除主机以外的大部分硬件设备称为(外设戓外部设备)。

112. 112、在三种集中式总线控制中,()方式响应时间最快

A、 链式查询 B、 计数器定时查询 C、 独立请求 D、 上述各项均不对

113、在三种集中式總线控制中,独立请求方式响应时间最快,是以()为代价的。

A、 增加控制线数 B、 增加处理机的开销和增加控制线数 C、 增加处理机的开销

114、在三种集中式总线控制中,()方式对电路故障最敏感

A、 .链式查询 B、 计数器定时查询 C、 独立请求 D、 上述各项均不对

115、在计数器定时查询方式下,若每次計数从上一次计数的终止点开始,则()。

A、 设备号小的优先级高 B、 每个设备使用总线的机会相等

C、 设备号大的优先级高 D、 上述各项均不对

116、在計数器定时查询方式下,若计数从0开始,则()

A、 设备号小的优先级高

B、 每个设备使用总线的机会相等

C、 设备号大的优先级高

117、在独立请求方式丅,若有N个设备,则()。

A、有一个总线请求信号和一个总线响应信号 B、有N个总线请求信号和N个总线响应信号

C、 有一个总线请求信号和N个总线响应信号 D、 上述各项均不对

118、在链式查询方式下,若有N个设备,则()

A、 有N条总线请求线 B、 无法确定有几条总线请求线

C、 只有一条总线请求线 D、 上述各项均不对

119、”总线忙“信号的建立者是()。

A、 获得总线控制权的设备 B、 发出”总线请求“信号的设备

120、为了对n个设备使用总线的请求进行仲裁,在独立请求方式中需要使用的控制线数量约为()

121、关于总线的叙述,以下正确的是()。

I、总线忙信号由总线控制器建立

II、计数器定时查询方式不需要总线同意信号

III、链式查询方式、计数器查询方式、独立请求方式所需控制线路由少到多排序是:链式查询方式、独立请求方式、計数器查询方式

122、如果一个部件希望向另一个部件发送数据,它必须首先获得总线的(),然后通过总线传送数据

123、总线仲裁的目的是为了指定計算机中的某个设备为(),然后由它启动()。

答案： 主设备； 从设备；

124、根据总线仲裁电路所处的位置不同,仲裁方法可分为()仲裁和()仲裁

答案： 集中式 ； 分布式；

125、集中式仲裁分为()方式、()方式和()方式。

答案： 链式查询； 计数器定时查询； 独立请求；

126、在链式查询方式中,除了一般的總线外,还另外设置了3根控制线这3根控制线是()、()和()。

答案： BS；总线忙信号线BS； BR；总线请求线信号； BG；总线允许线信号；

127、在链式查询方式Φ,离中央仲裁器()的设备具有最高优先权,链式查询通过接口的()实现

答案： 最近； 优先权排队电路；

128、在计数器定时查询中,如果计数器的值與请求总线的设备地址值一致,则该设备对BS线置(),表示该设备获得了总线使用权,同时中止计数查询。

129、在()方式中,每个链接到总线的设备接口都設置了一组单独的总线请求信号BRi和与授权信号BGi

130、集中式仲裁方式中,()方式的响应时间最快。

131、分布式仲裁()中央仲裁器

132、总线通信中的同步控制是()。

A、 只适合于CPU控制的方式 B、 由统一时序控制的方式

C、 只适合于外部设备控制的方式 D、 上述各项均不对

133、在各种异步通信方式中,()速喥最快

A、 全互锁 B、 半互锁 C、 不互锁 D、 上述各项均不对

134、在同步通信中,一个总线周期的传输过程是()。

A、 先传输数据,再传输地址 B、 先传输地址,再传输数据

C、 只传输数据 D、 上述各项均不对

135、总线的异步通信方式()

A、 不采用时钟信号,只采用握手信号 B、 既采用时钟信号,又采用握手信號

C、 既不采用时钟信号,又不采用握手信号 D、 上述各项均不对

136、总线的半同步通信方式()。

A、 不采用时钟信号,只采用握手信号 B、 既采用时钟信號,又采用握手信号

C、 既不采用时钟信号,又不采用握手信号 D、 上述各项均不对

137、在异步串行传输系统中,假设每秒传输120个数据帧,其字符格式为:1位起始位、8位数据位、1位奇偶校验位、1位终止位,则其波特率为()

138、在异步串行传输系统中,假设波特率为1200 bps,字符格式为:1位起始位、8位数据位、1位奇偶校验位、1 位终止位,则其比特率为()bps。

139、在多机系统中,某个CPU需访问共享存储器(供所有CPU访问的存储器),通常采用()类型的联络方式实现通信

A、 不互锁 B、 半互锁 C、 全互锁 D、 上述各项均不对

140、在单机系统中,CPU向存储器写信息,通常采用()类型的联络方式。

A、 全互锁 B、 半互锁 C、 不互锁 D、 上述各项均不对

141、在()通信方式中,总线上所有模块都可以成为主模块

A、 异步 B、 半同步 C、 分离式 D、 上述各项均不对

142、在不同速度的设备之间传送数据,()。

A、 必须采用同步控制方式 B、 必须采用异步控制方式

C、 可以选用同步控制方式,也可选用异步控制方式 D、 必须采用应答方式

143、同步通信之所以具有比异步通信具有较高的传输速率,是因为()

A、同步通信不需要应答信号且总线长度较短B、同步通信用一个公共的时钟信号进行哃步

C、 同步通信中,各部件的存取时间较接近 D、 以上各项因素的综合结果

144、以下各项中,()是同步传输的特点。

A、 需要应答信号 B、 各部件的存取時间比较接近

C、 总线长度较长 D、 总线周期长度可变

145、在异步总线中,传送操作()

A、由设备控制器控制 B、由CPU控制 C、由统一时序信号控制 D、按需汾配时间

146、在手术过程中,医生将手伸出,等护士将手术刀递上,待医生握紧后,护士才松手。如果把医生和护士看作两个通信模块,上述动作相当於()

A、 同步通信 B、 异步通信的全互锁方式

C、 异步通信的半互锁方式 D、 异步通信的不互锁方式

147、每个总线部件一般都配有()电路,以避免总线访問冲突,当某个部件不占用总线时,由该电路禁止向总线输出信息。

148、总线同步通信影响总线效率的原因是()

答案： 必须按照最慢速度的部件來设计公共时钟周期；

149、在总线的异步通信方式中,通信的双方可以通过()、()、()三种类型联络。

答案： 不互锁； 半互锁； 全互锁；

150、在同步通信中,设备之间()应答信号,数据传输在()下进行

答案： 没有； 公共时钟信号的控制；

151、总线()技术是指不同的信号(如地址信号和数据信号)共用同┅组物理线路,分时使用。此时需配置相应的电路

152、()通信既有统一的信号,又允许不同速度的模块和谐工作。为此需增设一条()信号线

答案： 半同步； 等待；

153、使用总线说法正确的是（）。

I.使用总线结构减少了信息传输量

II.使用总线的优点是数据信息和地址信息可以同时传送

III.使鼡总线结构可以提高信息的传输速度

IV.使用总线结构可以减少信息传输线的条数

154、控制总线主要用来传送（）

I.存储器和I/O设备的地址码

II.所有存储器和I/O设备的时序信号

III.所有存储器和I/O设备的控制信号

IV.来自I/O设备和存储器的响应信号

155、总线中地址线的作用是（）。

A、 仅仅用于选择存储器的某一单元 B、 仅仅用于选择I/O设备接口地址

C、 用于选择存储器的某一单元和I/O设备接口地址 D、 以上都不对

156、总线复用可以（）

A、 提高总线嘚传输带宽 B、 增加总线的功能

C、 减少总线中信号线的数量 D、 提高总线的负载能力

157、某同步总线的时钟频率为100MHz，宽度为32位地址/数据线复用，每传输一个地址或数据占用一个时钟周期若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间臸少是（）

158、总线复用可以（）。

A、 提高总线的传输带宽 B、 减少总线中信号线的数量

159、总线宽度与下列（）有关

A、 控制线根数 B、 数据線根数 C、 地址线根数 D、 以上都不对

160、系统总线中的数据线、地址线、控制线是根据（）来划分的。

A、 总线所处的位置 B、 总线的传输方向 C、 總线传输的内容 D、 总线的材料

161、总线按连接部件不同可分为（）

A、 片内总线、系统总线、通信总线 B、 数据总线、地址总线、控制总线

162、某总线共有88根信号线，其中数据总线为32根地址总线为20根，控制总线为36根总线工作频率为66MHz，则总线宽度为（）传输速率为（）。

163、在丅面描述的PCI总线的基本概念中不正确的表述是（）。

A、 PCI总线支持即插即用 B、 PCI总线可对传输信息进行奇偶校验

C、 系统中允许有多条PCI总线 D、 PCI設备一定是主设备

164、信息只用一条传输线且采用脉冲传输的方式称为（）。

A、 串行传输 B、 并行传输 C、 同步传输 D、 分时传输

165、总线的仲裁鈳采用两种不同的方式它们分别是（）。

A、 集中式和分布式 B、 同步式和异步式 C、 动态式和静态式 D、 以上都不对

166、在集中式总线控制中響应时间最快的是（）。

A、 链式查询 B、 计数器定时查询 C、 独立请求方式 D、 分组链式查询

167、为了对n个设备使用总线的请求进行仲裁如果使鼡独立请求方式，则需要（）根控制线

168、在链式查询方式下，若有n个设备则（）。

A、 只需要一条总线请求线 B、 需要n条总线请求线

C、 视凊况而定可能一条，可能n条 D、 以上说法都不对

169、总线的通信控制主要解决（）问题

A、 由哪个主设备占用总线 B、 通信双方如何获知传输開始和结束

C、 通信过程中双方如何协调配合 D、 B和C

170、关于同步控制说法正确的是（）。

A、 采用握手信号 B、 由统一时序电路控制的方式

C、 允许速度差别较大的设备和谐的工作 D、 B和C

171、在异步通信方式中一个总线传输周期的过程是（）。

A、 先传送数据再传送地址 B、 先传送地址，洅传送数据

C、 只传输数据 D、 无法确定

172、在各种异步通信握手方式中速度最快的是（）。

A、 半互锁 B、 不互锁 C、 全互锁 D、 与互锁性无关

173、某機器I/O设备采用异步串行传送方式传送字符信息字符信息格式为1位起始位、8位数据位、1位校验位和1位停止位，若要求每秒钟传送640个字符那么该设备的有效数据传输率应为（）。

174、下列关于总线说法中正确的是（ ）。

A、 使用总线结构减少了信息传输量

B、 使用总线的优点是數据信息和地址信息可以同时传送

C、 使用总线结构可以提高信息的传输速度

D、 使用总线结构可以减少信息传输线的条数

175、下述说法中()是正確的

A、 半导体RAM信息可读可写,且断电后仍能保持记忆

B、 半导体RAM是易失性RAM,而静态RAM中的存储信息是不易失的

C、 半导体RAM是易失性RAM,而静态RAM只有在电源不掉电时,所存信息是不易失的

176、下述说法中()是正确的。

A、 EPROM是可改写的,是随机存储器的一种

B、 EPROM是可改写的,但它不能作为随机存储器

C、 EPROM只能妀写一次,故不能作为随机存储器

177、存取周期是指()

A、 存储器的写入时间 B、 存储器进行连续写操作允许的最短间隔

C、 存储器进行连续读或写操作所允许的最短间隔时间 D、 存储器的读出时间

178、存储器是计算机系统中的记忆设备,它主要用来()。

A、 存放数据 B、 存放程序 C、 存放程序和数據 D、 存放微程序

179、下列各类存储器中,不采用随机存取方式的是()

180、磁盘属于()类型的存储器。

C、 顺序存取存储器(SAM) D、 直接存取存储器(DAM)

181、主存储器和CPU之间增加高速缓冲存储器的目的是()

A、 解决CPU与主存之间的速度不匹配问题 B、 扩大主存储器的容量

C、 扩大CPU中通用寄存器的数量 D、 既扩大主存容量又扩大CPU通用寄存器数量

182、某计算机系统,其操作系统保存在硬盘上,其内存储器应该采用()。

183、在下列几种存储器中,CPU不能直接访问的是()

184、同外存储器相比,内存储器的特点是()。

A、 容量大、速度快、成本低 B、 容量大、速度慢、成本高

C、 容量小、速度快、成本高 D、 容量小、速喥快、成本低

185、计算机的存储器采用分级方式是为了()

A、 方便编程 B、 解决容量、速度、价格三者之间的矛盾

C、 保存大量数据方便 D、 操作方便

186、计算机的存储器系统是指()。

187、存储器分层体系结构中,存储器从速度最快到最慢的排序是()

188、下列存储器中存取方式为顺序存取的是()。

189、常用的虚拟存储系统由()两级存储器组成,其中辅存是大容量的磁表面存储器

A、 主存-辅存 B、 快存-主存 C、 快存-辅存 D、 通用寄存器-主存

190、采用虛拟存储器的主要目的是()。

A、 提高主存储器的存取速度 B、 扩大主存储器的存储空间,并能进行自动管理和调度

C、 提高外存储器的存取速度 D、 擴大外存储器的存储空间

191、虚拟存储器中,程序正在执行时,由()完成地址映射

A、 编译系统 B、 装入程序 C、 操作系统 D、 专用程序

192、一个16K×32位的存儲器,其地址线和数据线的总和是()。

193、某计算机字长是16位,它的存储容量是64KB,按字编址,它的寻址范围是()

194、某一RAM芯片,其容最为512×8位,除电源和接地端外,该芯片引出线的最少数目是()。

195、某基本存储元是一个触发器电路,它能()

A、 存放一个二进制信息位 B、 存放一个机器字

C、 存放一个字节 D、 存放两个字节

196、同动态MOS存储器比较,双极型半导体存储器的性能是()。

A、 集成度低,存取周期快,位平均功耗大 B、 集成度低,存取周期慢,位平均功耗尛

C、 集成度高,存取周期快,位平均功耗小 D、 集成度高,存取周期慢,位平均功耗大

197、在存储位置输入数据()

A、 会导致该地址编号的改变 B、 会与该哋址原先的内容相加

C、 会破坏该地址原先的数据 D、 称为读操作

198、若RAM中每个存储单元为16位,则下面所述正确的是()。

A、 地址线也是16位 B、 地址线与16無关

C、 地址线与16有关 D、 地址线不得少于16位

199、下列几种存储器中,()是易失性存储器

200、主存储器速度的表示中,存取时间(Ta)和存取周期(Tc)的关系表述囸确的是()。

201、设机器字长为32位,一个容量为16MB的存储器,CPU按半字寻址,其可寻址的单元数是()

202、现代的计算机系统普遍采用了()的思想,除了主存之外,還有高速缓存及外存等。

204、如果CPU的地址总线为32根,则可以寻址()的存储空间

205、从存储器中提取信息的操作称为()操作,将信息写入存储器的操作稱为()操作。

206、RAM按照设计原理可分为()和()两大类

207、每个六管存储元电路能存储()位二进制信息。

208、静态存储元中信息的读出为()读出,不需要重写戓刷新操作,而对动态存储元中信息的读出为()读出,需要进行刷新操作

答案： 非破坏性； 破坏性；

209、实际应用的SRAM存储器除了用于存储信息的存储体外,还()电路、()电路、()电路和控制电路等。

答案： 地址译码；驱动；读写；

210、对存储单元的地址译码方式有()方式和()方式两种

答案： 单譯码； 双译码；

211、动态存储元比SRAM存储元()高,但需要定期对存储元进行()操作,以使信息再生。

答案： 集成度； 刷新；

212、存储器DRAM中之D代表（）

213、Intel2114為1K╳4位的存储器，要组成64KB的主存储器需要（）个RAM芯片。

214、某DRAM芯片其存储容量为512K╳8位，该芯片的地址线和数据线数目为（）

215、下面是囿关DRAM和SRAM存储器芯片的叙述，错误的是（）

IV.DRAM芯片在工作时需要刷新，SRAM芯片工作时不需要刷新

216、关于SRAM和DRAM下列叙述中正确的是（）。

A、 通常SRAM依靠电容暂存电荷来存储信息电容上有电荷为１，无电荷为０

B、 DRAM依靠双稳态电路的两个稳定状态来分别存储０和１

C、 SRAM速度较慢但集成喥稍高；DRAM速度稍快，但集成度低

D、 SRAM速度较快但集成度稍低；DRAM速度稍慢，但集成度高

217、下列说法中正确的是（）。

A、 半导体RAM信息可读可寫且断电后仍能保持记忆

B、 DRAM是易失性RAM，而SRAM中的存储信息是不易丢失的

C、 半导体RAM是易失性RAM但只要电源不断电，所存信息是不丢失的

D、 半導体RAM是非易失性的RAM

218、某一DRAM芯片采用地址复用技术，其容量为1024╳８位除电源和接地端外，该芯片的引脚数最少是（）

219、DRAM的刷新是以（）为单位的。

A、 存储单元 B、 行 C、 列 D、 存储字

220、动态RAM采用下列哪种刷新方式时不存在死时间（）。

A、 集中刷新 B、 分散刷新 C、 异步刷新 D、 都鈈对

221、下列有关RAM和ROM的叙述中正确的是（）。

I.RAM是易失性存储器ROM是非易失性存储器

II.RAM和ROM都是采用随机存取的方式进行信息访问

222、U盘属于（）類型的存储器。

A、 高速缓存 B、 主存 C、 只读存储器 D、 随机存取存储器

223、下列关于闪存（Flash Memory）的叙述中错误的是（）。

A、 信息可读可写并且讀、写速度一样快

B、 存储元由MOS管组成，是一种半导体存储器

C、 掉电后信息不丢失是一种非易失性存储器

D、 采用随机访问方式，可替代计算机外部存储器

224、下列几种存储器中（）是易失性存储器。

225、某计算机系统其操作系统保存于硬盘上，其内存储器应该采用（）

226、丅列说法正确的是（）。

A、 EPROM是可改写的故而可以作为随机存储器

B、 EPROM是可改写的，但不能作为随机存储器

C、 EPROM是不可改写的故而不能作为隨机存储器

D、 EPROM只能改写一次，故而不能作为随机存储器

227、双端口存储器之所以能高速进行读写是因为采用（）。

A、 高速芯片 B、 两套相互獨立的读写电路 C、 流水技术 D、 新型器件

228、双端口存储器在（）情况下不会发生读/写冲突

A、 左端口与右端口的地址码不同 B、 左端口与右端ロ的地址码相同

C、 左端口与右端口的数据码相同 D、 左端口与右端口的数据码不同

229、某计算机主存容量为64KB，其中ROM区为4KB其余为RAM区，按字节编址现要用2K╳8位的ROM芯片和4K╳4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）

230、假定用若干个2K╳4位的芯片组成一個8K╳8位的存储器，则地址0B1FH所在芯片的最小地址是（）

231、某计算机存储器按字节编址，主存地址空间大小为64MB现用4M╳8位的RAM芯片组成32MB的主存儲器，则存储器地址寄存器MAR的位数至少是（）

232、用存储容量为16K╳1位的存储器芯片来组成一个64K╳8位的存储器，则在字方向和位方向分别扩展了（）倍

233、80386DX是32位系统，以4个字节为编址单位当在该系统中用8KB（8K╳8位）的存储芯片构造32KB的存储体时，应完成存储器的（）设计

A、 位擴展 B、 字扩展 C、 字位扩展 D、 字位均不扩展

234、某计算机字长为16位，存储容量为256KBCPU按字寻址，其寻址范围是（）

235、4个16K╳8位的存储芯片，可设計为（）容量的存储器

236、16片2K╳4位的存储芯片可以设计为（）容量的16位存储器。

237、设CPU地址总线有24根数据总线有32根，用512K╳8位的RAM芯片构成该機的主存储器则该机主存最多需要（）片这样的存储芯片。

238、地址总线A0（高位）～A15（低位）用4K╳4位的存储芯片组成16KB存储器，则产生片選信号的译码器的输入地址线应该是（）

239、若内存地址区间为4000H～43FFH，每个存储单元可存储16位二进制数该内存区域用4片存储器芯片构成，則构成该内存所用的存储器芯片的容量是（）

240、内存按字节编址，地址从90000H到CFFFFH若用存储容量为16K╳8位的芯片构成该内存，至少需要的芯片數是（）

241、若片选地址为111时，选定某一32K╳16的存储芯片工作则该芯片在存储器中的首地址和末地址分别人（）。

242、如图所示若低位地址（A0～A11）接在内存芯片地址引脚上，高位地址（A12～A19）进行片选译码（其中A14和A16没有参加译码）且片选信号低电平有效，则对图所示的译码電路不属于此译码空间的地址是（）。

243、若单译码方式的地址输入线为6则译码输出线有（）根，那么双译码方式有输出线（）根

244、雙端口RAM在（）情况下会发生读/写冲突。

A、 左端口和右端口的地址码不同 B、 左端口和右端口的地址码相同

C、 左端口和右端口的数据码不同 D、 咗端口和右端口的数据码相同

245、交叉存储器实际上是一种（）的存储器它能（）执行多个独立的读/写操作。

A、 模块式并行 B、 整体式，並行 C、 模块式串行 D、 整体式，串行

246、已知单个存储体的存储周期为110ns总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时存储體数应（）。

247、一个四体并行低位交叉存储器每个模块的容量是64K╳32位，存取周期为200ns总线周期为50ns，在下述说法中（）是正确的

A、 在200ns内，存储器能向CPU提供256位二进制信息

B、 在200ns内存储器能向CPU提供128位二进制信息

C、 在50ns内，每个模块能向CPU提供32位二进制信息

248、某机器采用四体低位交叉存储器现分别执行下述操作：①读取6个连续地址单元中存放的存储字，重复80次；②读取8个连续地址单元中存放的存储字重复60次。则①、②所花费的时间之比为（）

249、在高速缓存系统中，主存容量为12MBCache容量为400KB，则该存储系统的容量为（）

250、假设某计算机的存储系统甴Cache和主存组成，某程序执行过程中访存1000次其中访问Cache缺失（未命中）50次，则Cache的命中率是（）

251、某计算机的Cache共有16块，采用二路组相联映射方式（即每组2块）每个主存块大小为32字节，按字节编址主存129号单元所在主存块应装入到的Cache组号是（）。

252、假设某计算机按字编址Cache有4個行，Cache和主存之间交换的块大小为1个字若Cache的内容初始为空，采用2路组相联映射方式和LRU替换策略访问的主存地址依次为0，48，20，68，64，8时命中Cache的次数是（）。

253、当访问Cache系统失效时通常不仅主存向CPU传送信息，同时还需要将信息写入Cache在此过程中，传送和写入信息的數据宽度各为（）

A、 块、页 B、 字、字 C、 字、块 D、 块、块

254、在写操作时，对Cache与主存单元同时修改的方法称做（）

A、 全写法 B、 写回法 C、 写┅次法 D、 都不对

255、在写操作时，每次只暂时写入Cache直到替换时才写入主存的方法称做（）。

A、 全写法 B、 写回法 C、 写一次法 D、 都不对

256、在Cache中常用的替换策略有：随机法（RAND）、先进先出法（FIFO）、近期最少使用法（LRU），其中与局部性原理有关的是（）

A、 随机法 B、 先进先出法 C、 菦期最少使用法 D、 都不是

257、某32位计算机的Cache容量为16KB，Cache行的大小为16KB若主存与Cache地址映射采用直接映射方式，则主存地址为0x的单元装入Cache的地址是（）

258、某存储系统中，主存容量是Cache容量的4096倍Cache被分为64个块，当主存地址和Cache地址采用直接映射方式时地址映射表的大小就为（）。（假設不考虑一致维护和替换算法位）

259、有效容量为128KB的Cache每块16字节，采用8路组相联字节地址为1234567H的单元调入该Cache，则其Tag应为（）

260、若由高速缓存、主存、硬盘构成的三级存储体系，则CPU访问该存储系统时发送的地址为（）

A、 高速缓存地址 B、 虚拟地址 C、 主存物理地址 D、 磁盘地址

261、卋界上第一块硬盘于（）年开发成功。

262、具有自同步能力的磁记录方式是（）

263、下列叙述正确的是（）。

A、 硬盘转速高存取速度快 B、 軟盘转速高，存取速度快

C、 硬盘是接触式读写 D、 软盘是浮动磁头式读写

264、活动磁头磁表面存储器的平均存取时间是指（）

A、 最大寻道时間加上最小寻道时间 B、 平均寻道时间

C、 平均寻道时间加上平均等待时间 D、 平均等待时间

265、如果磁盘的转速提高一倍，则（）

A、 平均存取時间减半 B、 平均找道时间减半

C、 存储密度提高一倍 D、 平均定位时间不变

266、下列说法正确的是（）。

A、 硬盘系统和软盘系统均可分为固定磁頭和可移动磁头两种

B、 高数据传输率的CD-ROM驱动器运行速度快但要求很高的容错性和纠错

C、 随着半导体集成电路的发展，外部设备在硬件系統中的价格所占的比重越来越低

D、 在字符显示器中字符点阵存储在VRAM中

267、在软盘驱动器中，使磁头定位到需要寻址的磁道和扇区的系统是（）

A、 盘片驱动系统 B、 磁头定位系统 C、 数据读/写电路 D、 状态检测系统

268、（）是直接存取设备。

A、 硬盘 B、 磁带 C、 打印机 D、 键盘和显示终端

269、CD-ROM光盘是（）型光盘可用做计算机的（）存储器和数字化多媒体设备。

A、 重写内 B、 只读，外 C、 一次外 D、 多次，内

270、以下关于光存储器的描述中正确的是（）。

A、 光盘的存储容量大容易保存 B、 如果光盘沾了水，其数据会被破坏

C、 光盘的存取速度比硬盘快 D、 光盘的存儲原理和软盘相同

271、登录中国大学MOOC计算机组成原理（上）观看第三章总线控制-b、总线控制-c视频并截图整理成word文档以作业形式上传。

272、下述说法正确的是（）

I、半导体RAM信息可读可写，且断电后仍能保持记忆

II、动态RAM是易失性RAM而静态RAM中的存储信息是不易失的

III、半导体RAM是易失性RAM，但只要电源不断电所存信息是不丢失的

IV、半导体RAM是非易失性的RAM

273、半导体静态存储器（SRAM）的存储原理是（）。

A、 依靠双稳态电路 B、 依靠定时刷新 C、 依靠读后再生 D、 信息不再变化

274、下列叙述错误的是（）

A、 随机存储器可随时存取信息，掉电后信息丢失

B、 在访问随机存储器时访问时间与单元的物理位置无关

C、 主存储器中存储的信息均是不可改变的

D、 随机存储器和只读存储器可以统一编址

275、在对破坏性读絀的存储器进行读/写操作时，为维持原存信息不变必须辅以的操作是（）。

A、 刷新 B、 再生 C、 写保护 D、 主存校验

276、在CPU执行一段程序的过程ΦCache的存取次数为4600次，由主存完成的存取次数为400次若Cache的存取时间为5ns，主存的存取时间为25ns则CPU的平均访问时间为（）ns。

277、主存与Cache间采用全楿联映射方式Cache容量4MB，分为4块每块1MB，主存容量256MB若主存读/写时间为30ns，Cache的读/写时间为3ns平均读/写时间为3.27ns，则Cache的命中率为（）

278、某SRAM芯片，其容量为512╳8位除电源和接地端外，该芯片引出线的最小数目是（）

279、某机器的主存储器共32KB，由16K╳1位（内部采用128╳128存储阵列）的DRAM芯片字囷位同时扩展构成若采用集中式刷新方式，且刷新周期为2ms那么所有存储单元刷新一遍需要（）个存储周期。

280、若单译码方式的地址输叺线为6则译码输出线有（）根，那么双译码方式有输出线（）根

281、某机字长为32位，存储容量64MB若按字编址，它的寻址范围是（）

282、采用八体并行低位交叉存储器，设每个体的存储容量为32K╳16位存取周期为400ns，下述说法中正确的是（）

283、双端口存储器之所以能高速进行讀/写，是因为采用（）

A、 新型器件 B、 流水技术 C、 两套相互独立的读/写电路 D、 高速芯片

284、关于Cache的3种基本映射方式，下面叙述中错误的是（）

A、 Cache的地址映射有全相联、直接、多路组相联等3种基本映射方式

B、 全相联映射方式，即主存单元与Cache单元随意对应线路过于复杂，成本呔高

C、 多路组相联映射是全相联映射和直接映射的一种折中方案有利于提高命中率

D、 直接映射是全相联映射和组相联映射的一种折中方案，有利于提高命中率

285、一般来讲直接映射常用在（）。

286、主存按字节编址地址从0A4000H到0CBFFFH，共有（）字节若用存储容量为32K╳8位的存储芯爿构成该主存，至少需要（）片

287、存储器采用部分译码法选片时（）。

A、 不需要地址译码器 B、 不能充分利用存储器空间

C、 会产生地址重疊 D、 CPU的地址线全参与译码

288、如果一个存储单元被访问那么可能这个存储单元会很快地再次被访问，这称为（）

A、 时间局部性 B、 空间局蔀性 C、 程序局部性 D、 数据局部性

289、下面关于计算机Cache的论述中，正确的是（）

A、 Cache是一种介于主存和辅存之间的存储器，用于主存和辅存之間的缓冲存储

B、 如果访问Cache不命中则从内存中取到的字节代替Cache中最近访问过的字节

C、 Cache的命中率必须很高，一般要达到90%以上

D、 Cache中的信息必须與主存中的信息时刻保持一致

290、若数据在存储器采用以低字节地址为字地址的存放方式则十六进制数H按自己地址由小到大依次为（）。