如何评价Intel 首次推出的应用于英文数据中心的高速硅光子芯片

来源：蜘蛛抓取(WebSpider) 时间：2017-09-08 10:38 标签： 应用于

8月18日消息，据国外媒体报道，英特尔拟推出一款全新的PSM4硅光子学产品。该产品能在两公里的距离间以每秒100gb的速率传输数据。这项技术有助于数据中心大幅改善当前的数据交换瓶颈问题。

PSM4结合了硅电子技术和光学技术两项领域，能够在独立的硅芯片上实现接近于光速的数据传输，且同时具备低价和易生产的优点。

目前半导体产业的发展一直依循着上世纪60年代英特尔董事长戈登·摩尔（Gordon Moore）所奠定的“摩尔定律”，尽管近年来出现了放缓趋势，但PSM4的出现或能让芯片业继续沿着“摩尔定律”的轨道向前发展。

“跑在网线里的电子不会损坏它。”英特尔数据中心部门执行副总裁兼常务经理黛安·布莱恩特（Diane Bryant）表示，“英特尔置身于研发硅光子技术已超过16年。我们是首个用光点亮硅芯片的公司。”

很多其它的高速数据传导都是基于光纤技术。然而光纤的生产更为复杂，成本也较硅基产品更高，英特尔云计算部门副总裁杰森·魏克斯曼（Jason Waxman）表示。

微软是最早引入硅光子技术的公司之一，其已在Azure数据中心使用了相关产品。微软也还是英特尔旗下Altera FPGA的客户，公司目前正在数据中心中测试FPGA所能带来的改善。

布莱恩特指出，数据中心的数据流量如今每12个月将增长一倍，因而利用光纤联接多个服务器并非是英特尔唯一在研究的方向。

“随着时间推移，服务器内部也将会要求使用到光纤。”布莱恩特表示。

英特尔(Intel)周日宣布，他们在通往光计算机的道路上又迈出了坚实的一步。Intel在最新一期自然杂志上发表的文章宣称，公司已经使用硅材料创造了雪崩光电二极管（APD）的性能世界纪录，频率高达340GHz。众所周知，用光导线替代目前计算机中的电线路能够爆炸式的提高传输带宽，也就是科幻小说中常听到的“光脑”。Intel自90年代中期就开始对硅光子技术进行长期研究，此次基于硅的高性能APD就是他们的最新突破。雪崩光电二极管是一种

　英特尔(Intel)周日宣布，他们在通往光计算机的道路上又迈出了坚实的一步。Intel在最新一期自然杂志上发表的文章宣称，公司已经使用硅材料创造了雪崩光电二极管（APD）的性能世界纪录，频率高达340GHz。

　　众所周知，用光导线替代目前计算机中的电线路能够爆炸式的提高传输带宽，也就是科幻小说中常听到的“光脑”。Intel自90年代中期就开始对硅光子技术进行长期研究，此次基于硅的高性能APD就是他们的最新突破。

　　雪崩光电二极管是一种感光元件，通常被用在光纤传输设备中接收光信号，并将微弱信号放大。此次Intel用硅制造出的APD频率高达340GHz，能够支持40Gbps甚至更高速的光纤传输，使硅光子设备的性能首次超越传统光纤设备。而相比传统中用磷化铟等材料制造的光纤设备，使用半导体产业中习以为常的硅芯片，还能够大幅度降低制造成本。

　　Intel硅光子实验室主管Mario Paniccia表示：“此次研究成果是硅芯片能够制造高性能光通讯设备的又一范例。除了光通讯外，硅APD还能够运用在诸如传感器、成像、量子密码学以及生物学应用中。”

　　Intel的此项研究由美国国防部高级研究项目署（DARPA）资助，Intel与意法半导体合资的闪存企业Numonyx提供制造工艺。参与研究的还包括光电子领域的学术专家，如弗吉尼亚大学Joe Campbell教授，加州大学圣巴巴拉分校John Bowers教授等。

probe）就能测试管脚连接并采集正常运行中的功能性数据。器件中的边界扫描单元（BSC）可强制信号映射到管脚，或从管脚或内核逻辑信号采集数据。强制性测试数据被串行移入BSC。采集的数据被串行移出，并与预期结果进行外部比较。

使用封装中的多种管芯实现 Intel? Stratix? 10器件，并通过EMIB（Embedded Multi-die Interconnect Bridge，嵌入式多管芯互联桥接）技术将他们连接起来。BST可穿透多管芯实现。有一个单边界扫描链可用于包含封装中每个管芯的完整器件。

JTAG BST电路需要下列寄存器：

  • 指令寄存器—决定要执行的操作以及要访问的数据寄存器。
  • 旁路寄存器（1-bit长数据寄存器）—提供了一个位于TDI和TDO管脚间的最小长度串行路径。
  • 边界扫描寄存器—移位寄存器由器件中所有BSC组合而成。
  • 测试访问端口（TAP）控制器—控制JTAG BST。
  • TMS和TCK管脚—操作TAP控制器。
  • TDI和TDO管脚—为数据和指令寄存器提供串行路径。
  • 在TCK上升沿采样TDI，并应在TCK的下降沿将其驱动。
  • TDI管脚具有内部弱上拉电阻。
  • 在TCK下降沿驱动TDO，并应在TCK的上升沿对其采样。
  • 如果数据没有从器件移出，则管脚处于三态。
输入管脚提供决定TAP控制器状态机跳变的控制信号。
  • 在TCK上升沿采样TMS，并应在TCK的下降沿将其驱动。
  • TMS管脚具有内部弱上拉电阻。
到BST电路的时钟输入。

边界扫描寄存器（boundary-scan register）是一个将TDI管脚用作输入， TDO管脚用作输出的大型串行移位寄存器。边界扫描寄存器包含每个IO管脚的边界扫描单元和填充位。可使用boundary-scan register测试外部管脚连接或采集内部数据。

图 2.  边界扫描寄存器该图显示了测试数据如何围绕IEEE Std. 1149.1器件外设串行移位。
  • 采集寄存器—通过OUTJ、OEJ和 PIN_IN 信号与内部器件数据连接。

边界扫描寄存器的数据信号路径就是从串行数据输入（SDI）信号运行到串行数据输出（SDO）信号。扫描寄存器在器件的TDI管脚开始并结束于TDO管脚。

0 PIN_IN驱动到内核逻辑
0 PIN_IN驱动到内核逻辑
0 0 OUTJ驱动到输出缓冲器

每个 Intel? Stratix? 10器件都有一个唯一的器件ID。可使用此代码识别JTAG链中的器件。

制造商识标识（11位）

仅可调用下表中罗列的JTAG指令，绝不可调用其它指令码。调用不支持的指令会毁坏并导致器件无法使用。

  • 使能JTAG BST边界扫面电路所需要的指令。
  • 将8位数据寄存器的LSB设置为“1”，其余位设置为“0”以使能边界扫描电路。
  • 器件正常操作期间，采集和检查器件管脚处的信号快照并允许初始数据码型作为器件管脚处的输出。并支持测试外部电路。
  • 使用该指令将测试码型预加载到更新寄存器，然后再加载EXTEST指令。
  • 通过强制输出管脚处的测试码型，可进行板级互联，并在输入管脚处采集测试结果。强制输出管脚上的已知逻辑高和低电平可检测到扫描链中任何器件管脚的开路和短路。
  • EXTEST的高阻抗状态被总线保持和弱上拉电阻功能覆盖。
  • 在TDI和TDO管脚之间放置1-bit旁路寄存器。器件正常运行时，1-bit旁路寄存器允许BST数据通过所选器件同步传递到相邻器件。
  • 从旁路寄存器输出读取到'0'。
  • 识别JTAG链中的器件。通过IR选择IDCODE寄存器，随后进入CAPTURE_DR状态，IDCODE指令将32-bit器件ID寄存器放置于TDI和TDO管脚之间以支持器件ID从TDO的串行移位。
  • 选择器件ID寄存器并将其放置于TDI和TDO管脚之间以支持器件ID寄存器从TDO的串行移位。
  • 将所有用户I/O管脚设置成无效驱动状态。
  • 将1-bit旁路寄存器放置于TDI和TDO管脚之间。
  • 如果在配置后对器件进行测试，则可编程弱上拉寄存器或总线保持功能覆盖管脚上的HIGHZ值。
  • 将1-bit旁路寄存器放置于TDI和TDO管脚之间。
  • 如果在配置后对器件进行测试, 则可编程弱上拉电阻或总线保持功能会覆盖管脚的CLAMP值。CLAMP值存储在边界扫描单元（BSC）的更新寄存器中。
通过生成3个输出跳变，使能AC耦合的发送器和接收器之间的板级连接性测试：
  • 进入RUN_TEST/IDLE状态后，驱动器在TCK的下降沿上驱动反向数据。
  • 离开RUN_TEST/IDLE状态后，驱动器在TCK的下降沿驱动数据。
与 EXTEST_PULSE 指令的运行行为相同，只是在TAP控制器处于RUN_TEST/IDLE状态时，输出会所提供的TCK下降沿持续切换。
针对发送到SDM.的命令，为JTAG主机提供接收响应的途径。
为JTAG主机提供配置SDM的途径。

高速串行接口（HSSI）管脚不支持

配置用户指南获得更多关于安全器件管理的信息。

TCK管脚具有一个内部弱下拉电阻，而TDI和TMS管脚具有内部弱上拉电阻。VCCIO_SDM为TDI，TDO，TMS和TCK管脚提供供电电源。

注： 对于任何高于1.8 V的电压，都必须使用电平调节器。用于JTAG管脚的电平调节器的电压必须与VCCIO_SDM电源电压相同。

可在配置前，配置后或配置期间（无需中断配置）发布BYPASS、IDCODE和SAMPLEJTAG指令。

如需要中断配置进行BST，可通过保持nCONFIG低电平，或者可通过JTAG发布下列排序：使用0x201（COMMAND）进行一次IR扫描更新，然后再由34’h3_和35’h1_先后进行34位DR扫描更新。一旦配置被中断，可发布其它JTAG指令运行BST。

如果要为 Intel? Stratix? 10器件的JTAG配置设计一个电路板，请考虑专用配置管脚的连接。

bit）。然而，这些空位对管脚没有任何影响。在相应边界扫描寄存器部分之前，空位会先立刻在TDO上出现，并有一个可为0或1的未知值X。

为避免在不需要IEEE Std. 1149.1电路时无意中将其使能，请通过下表中罗列的管脚连接对此电路永久性禁用。

JTAG管脚都是专用管脚。软件选项无法禁用

  • SHIFT_IR 状态下，如果从指令寄存器移出的前两个位不是1，且随后为0，则TAP控制器无法达到正确状态。可尝试下列方法解决这个问题：
  • 检查与VCC、GND、JTAG以及器件上专用配置管脚的连接。
测试周期，以确保进入 EXTEST模式时，已知数据在器件管脚出现。如果OEJ更新寄存器包含0, 那么OUTJ更新寄存器中的数据被驱动。必须确保该状态明确且正确，以避免与系统中的其它器件冲突。
  • 配置完成后，不可测试差分管脚对中的任何管脚。要在配置后运行BST，就需要编辑和重新定义BSC组，使之成为与这些管脚对相对应的内部单元。
  • 在使能BST电路中添加了一条注释以阐明执行边界扫描之前需要MISCCTRL指令。

我要回帖

更多关于 应用于 的文章

 

随机推荐