您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
Cadence-Concept-HDL&Allegro原理图与PCB设计-EDA先锋工作室-人民邮电出版社.pdf 410页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
下载提示
1.本站不保证该用户上传的文档完整性，不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值，立即自动返金币，充值渠道很便利
需要金币：80 &&
你可能关注的文档：
······
··········
Cadence Concept HDL & Allegro
先锋工作室
人 民 邮 电 出 版 社
图书在版编目（CIP）数据
Cadence Concept HDL & Allegro 原理图与
先锋工作室编著.
—北京：人民邮电出版社，2005.4
ISBN 7-115-12708-5
电子电路—电路设计：计算机辅助设计
中国版本图书馆
CIP 数据核字（2005）第
Cadence PSD 15.0 是 Cadence 公司推出的功能强大的
EDA 开发工具包，它提供了从原理图设计输入、
制造文件输出等一整套工具。
本书立足于工程实践，结合作者多年的工作经验，系统地介绍了
Concept HDL 和 Allegro 在原理图和
设计中的使用方法。本书分为
13 章，主要介绍了项目管理器、Concept HDL
原理图设计工具、约束管理器、
Allegro PCB 设计工具和
布线工具的功能和设计技巧。在介绍工具和命令的同时，还提供了大量
的范例以及习题，以方便读者更好地理解和掌握所学的内容，使读者对设计工具有较为深入的理解并基本掌
握从原理图设计到
PCB 设计等一系列设计步骤的实现方法和技巧。
本书配套光盘中提供了书中所有实例和练习的完整工程文件以及相关数据文件，有利于读者边学边练，
提高实际应用能力。
本书可作为高等院校通信工程、电子工程、计算机、无线电技术等专业的教材，也可作为硬件工程师
正在加载中，请稍后...CONCEPT&HDL和CAPTURE&CIS的区别
公司旗下有两个产品链，一个是IC产品，一个是PCB产品。PCB产品又分成PO系列和PS系列，PO就是Orcad系列，PS是高端系列，有的人称其为Allegro系列，其实并不准确。
&&&&&&&&Cadence公司在收购Orcad之前，它的原理图工具叫Concept
HDL，PCB工具就是Allegro，也就是Allegro的PCB
Editor，另外还有SI工具（做信号完整性分析的）。
&&&&&&&&&&&Orcad旗下有三个工具，原理图工具Caputre
CIS，原理图仿真工具Pspice AD和PSpice AA，还有一款PCB布局布线工具Orcad 的Layout（PLUs）。
Cadence收购了Orcad之后，就完全将Orcad的Capture
CIS和Pspice与自身的产品做了无缝整合而摒弃了Orcad以前的Layout（Plus）。目前Cadence的Allegro已经完全作为PCB布线工具整合到Orcad系列中。（到这里，你可以明白，为什么PS系列不能简单的叫做Allegro了吧）。
那么，Orcad系列和PS(SPB)系列到底区别在哪里呢？
1、核心产品是一样的。Orcad的原理图是Capture CIS，PS里面的原理图有两个，一个就是Cadence以前的concept HDL，还有，就是Capture CIS，不过在PS里面，名称改为Design Entry CIS；Orcad的PCB布局布线器是PCB
Edior，PS系列里面的也是两者核心是完全一样的；Orcad的原理图仿真工具是PSpice AD和Pspice
AA，PS系列也是，不过在PS系列里，把Pspice
AD和PspiceAA整合成一个产品包，并改名为AMS simulator.
2、PS系列里面分成三个等级，L，XL和GXL，就像衣服的大小号一样，号越大，功能越强，当然价格肯定也越贵了。
&& L也好，XL也好，Gxl也好，原理图工具Capture
CIS是没有任何区别的，而Pspice 功能不分等级，都是一样的。
3、Orcad系列和PS的L等级产品，除了有两点差别外，其余完全一样。差别一，L系列的License可以运行Capture
CIS或者 Concept HDL，两者选其一，而Orcad系列是不能运行Concept HDL的。对于那些只用Capture
CIS做原理设计的人，肯定不计较这个差别了；&&
差别二，L系列可以结合高端物理规则约束器和SI L使用，当然，前提是，你还得购买Performance Option和SI
L工具才行，值得说明的是，
Cadence已经将SI整合到Orcad系列中，只是这里的SI功能比起PS系列的SI要少些。
对PCB 布线来说:
Concept HDL 是原先的Allegro的原理图工具，是原配妻子
Capture (CIS)是原先的OrCAD原理图工具。 它的PCB工具是Layout。Cadence 买入 Orcad之后，把
Orcad Capture (CIS) 作为一件 除了Concept
HDL以外的原理图工具，是二奶。)他们的原理图库是不可以共用。
Concept HDL也自带很多器件库。
Concept HDL是为高端的用户
ALLEGRO的Part Developer提供了这两种库的互转
总的来说，Concept和Allegro配合更好，原理图库不可共用，但可以转换。
在原理仿真上它们的库有一部份是共用的(模型)，两者的操作性上都可以，但Concept更好主要是可定制，但可定制就意味着上手难些，Concept掌握后用起来很方便，但通用性很差，难以转换使其它软件可用，autocad也不支持。capture是应用最广泛的EDA软件(全世界使用率的NO.1)，操作性虽差了点，但没有Concept难以转换的缺陷，其它功能并不比Concept少，尤其是可以转换到Mentor和PADS，当然做PCB切换到Allegro是其最强的，用它自带的Layout
Plus的可能不多，它的PCB功能很弱，当然用其capture-Allegro或Capture-POWERPCB就强了。
CONCEPT HDL做原理图,ALLEGRO做PCB,原配做搭档，肯定是最好的两个EAD.
但是很不好的是CONCEPT
HDL做原理图想用好就不是那么容易的事情，图纸也不如ORCAD美观，用的人更是少得看不到。(我认识的人中是没有会用的)。调出的元件还要是指定的值(VALUE).很多还要自已做，做起来也挺复杂的，HE
不知哪位是这方面的高手?想请指教几个问题。
Allegro+二奶那才叫绝配
有没有人真的在用Concept和Allegro配合?
ZTE是用ConceptHDL吧
orcad 灵活& concept
规范&& 特点类似集市式开发和殿堂式开发。
concept做器件可以用支持edaxml的第三方工具转换（protel orcad
viewdraw的原理图器件符号都可以转）。元件赋值可以编写ptf表。加room、page等属性可以通过skill。但是觉得加中文注释是个麻烦。对环境没要求的散户把精力放在原理设计和PCB上比较好些，使用原理图工具的目的是为了得到好的设计，不要做工具发烧友。
hdl很难学，上手比较慢，资料少，而且和别的软件很难交互，设置啊什么的都比较复杂，特别是制作一个原理图器件，就特别麻烦，必须和封装对应好，还得提取到封装里的pin号，对应好了，才能用。但是它很严谨，一般原理画好了，倒网表到Allegro的时候也麻烦很少，而且比较好的是在原理图里选中的器件能对应到相应的pcb里面，而且一旦这个工具的元件库的基本架构建立好了，后面再画原理图就很容易了，而且有些原理制作中的动作可以直接用语言来完成&capture
上手很快，资源多，制作元器件什么的很方便，也容易，而且设置啊什么的也比较好学，但是在原理倒网表到Allegro的时候就得十分注意
HDL才是通用的软件
支持的平台有
LINUX/UNIx
而CIS只支持
SPB最初是从UNIX后来才移植到Windows下的
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。安全检查中...
请打开浏览器的javascript，然后刷新浏览器
< 浏览器安全检查中...
还剩 5 秒&你的位置：
IC设计中EDA工具
俗话说“公欲善其事，必先利其器”。
IC设计中EDA工具的日臻完善已经使工程师完全摆脱了原先手工操作的蒙昧期。IC
设计向来就是EDA工具和人脑的结合。随着IC不断向高集成度、高速度、低功耗、高性
能发展，没有高可靠性的计算机辅助设计手段，完成设计是不可能的。
先介绍下IC开发流程：
<font color="#.代码输入（design input)
用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码
语言输入工具：SUMMIT
composer(cadence);
viewlogic (viewdraw)
2.电路仿真（circuit simulation)
将vhd代码进行先前逻辑仿真，验证功能描述是否正确
数字电路仿真工具：
Verolig-XL
模拟电路仿真工具：
AVANTI HSpice pspice，spectremicro
microwave:
eesoft : hp
3.逻辑综合（synthesis tools)
逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿
真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段
进行再仿真。最终仿真结果生成的网表称为物理网表。
综合工具：CADENCE
Builtgates
Envisia Ambit
Design Compile
Behavial Compiler
4.layout生成和自动布局布线（auto plane&route)
将网表生成具体的电路版图
layout工具：CADENCE
Dracula, Diva
5.物理验证（physical validate）和参数提取(LVS)
ASIC设计中最有名、功能最强大的是cadence的DRECULA，可以一次完成版图从DRC（
设计规则检查），ERC（电气特性检查）到LVS（寄生参数提取）的工序
工具: CADENCE:
6.static timming： Synopsys
Prime Time
Power analysis
测试矢量生成
specman Elite4
故障覆盖率分析，
ic设计的流程大致为：
逻辑设计--子功能分解--详细时序框图--分块逻辑仿真--电路设计(RTL级描述)--功能
仿真--综合(加时序约束和设计库)--电路网表--网表仿真)
预布局布线(SDF文件)--网表仿真(带延时文件)--静态时序分析--布局布线--参数提取
--SDF文件--后仿真--静态时序分析--测试向量生成
--工艺设计与生产--芯片测试--芯片应用
在验证过程中出现的时序收敛，功耗，面积问题，应返回前端的代码输入进行重新修
改，再仿真，再综合，再验证，一般都要反复好几次才能最后送去foundry厂流片。CONCEPT HDL和CAPTURE CIS的区别_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
CONCEPT HDL和CAPTURE CIS的区别
&&这是对于cadence初学者关于HDL和CIS区别讲解的!
阅读已结束，下载文档到电脑
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，方便使用
还剩1页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢