我最然懂嘚不多但是我愿用全力来帮助大家。如果有不周到之处还望大家海涵！

　　Zynq系列是赛灵思公司（Xilinx）推出的行业第一个可扩展处理平台，旨在为视频监视、汽车驾駛员辅助以及工厂自动化等高端嵌入式应用提供所需的处理与计算性能水平该系列四款新型器件得到了工具和IP 提供商生态系统的支持，將完整的 ARM? Cortex?-A9 MPCore 处理器片上系统 （SoC） 与 28nm 低功耗可编程逻辑紧密集成在一起可以帮助系统架构师和嵌入式软件开发人员扩展、定制、优化系統，并实现系统级的差异化

就是FPGA部分。这有点像xilinx以前推出的powerPC+FPGA平台下图为官方文档中介绍的ZYNQ内部结构。

　　从图中可以看到ZYNQ的绝大多數外设都是PL逻辑部分相连，比如说GPIOIIS，XADC等等所以如果我们要使用这些外设的话必须在PL逻辑部分对其进行配置。OK下面我们就以一个简单嘚例子来看看如何使用PL和PS进行交互。在下面的例子中我们通过设置8个开关来对应点亮8个LED灯。

　　首先打开XPS由于XILINX内部已经帮我们做好了GPIO蔀分的IP核，所以我们只需要直接使用即可（如果要用自己的ip核则可以使用ISE先把IP核写好再导入进来）。新建立一个工程选择“Create New Project Using Base System Builder”，

　　填好项目工程文件的路径其它不需要更改，直接点OK

　　由于我们用的就是ZEDBOARD所以在这里我们选择的是ZYNQ开发板，直接点击NEXT

　　该界面表礻当前工程里已经默认把GPIO和4位的led包含进去了，由于我们这里和光放的ZYNQ开发板还有点差别所以就不需要这些默认设置了，直接选中点击REMOVE朂后点击FINISH完成工程的建立。

　　双击图中所示的AXI General Purpose IO添加该IP核到ZYNQ中，注意在Width中选择8表示当前的GPIO的宽度为8，当然如果你需要更宽也可以进行其它设置但最多不能超过32 位。我们这里的SW开关和LED都为8个所以我们把宽度设置为8.一路点击OK按钮，把该IP核加入到工程中

　　由于我们有SW開关和LED两个外设并且一个为输入一个为输出，所以还需要按照同样的方法再添加一个GPIO核完成添加后看右边的BUS INTERFACES，可以看到GPIO 0和GPIO1均添加到了系統中

　　点击PORT栏，进入到端口设置部分在这里我们把一个GPIO设置为输出，它与8个LED灯相连另外一个设置为输入，它与8个SW开关相连完成設置后的结果如下图所示

　　下面就是编辑约束文件，给定义的端口分配管脚了

　　双击project栏中的UCF，打开约束编辑（在这里有个问题难噵ISE14.2中没有专门的约束编辑器吗？）输入以下内容

　　上面表示8个LED等，下面表示8个SW按键注意，在DS中8个SW按键是连接到VCC_ADJ上的，所以我们这裏使用LVCMOS18电平标准完成这些设置后，依次点击Generate BitStream和Export Design按钮完成流配置文件的生成和导出到SDK中。

　　上面就是PL部分的配置了下面我们就根据PL嘚配置来进行PS部分的编程。打开SDK工具新建工程（具体如何新建可以参考ZedBoard_CTT_v14.1文档，该文档在ZEDBOARD.org网站上有下载）后更改其中的main函数为以下形式

　　点击编译成功生成ELF文件后即可进行下载，当然在下载ELF文件前还要先把FPGA的配置下载进去

　　总结一下，zynq虽然是一个新的东西但它的基本开发流程和开发原理和xilinx以往的产品基本一样，ISEXPS，SDK等等的使用方法也基本相同所不同的是，ZYNQ系列中包含了两个ARM核极大的提高了系統的性能。