MOS/CMOS集成电路工作原理
MOS/CMOS集成电路
MOS集成电路特点：
制造工艺比较简单、成品率较高、功耗低、组成的逻辑电路比较简单，集成度高、抗干扰能力强，特别适合于大规模集成电路。
MOS集成电路包括:
NMOS管组成的NMOS电路、PMOS管组成的PMOS电路及由NMOS和PMOS两种管子组成的互补MOS电路，即CMOS电路。
PMOS门电路与NMOS电路的原理完全相同，只是电源极性相反而已。
数字电路中MOS集成电路所使用的MOS管均为增强型管子，负载常用MOS管作为有源负载，这样不仅节省了硅片面积，而且简化了工艺利于大规模集成。常用的符号如图1所示。
N沟MOS晶体管
金属-氧化物-半导体(Metal-Oxide-SemIConductor)结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。MOS管构成的集成电路称为MOS集成电路，而PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS集成电路。
由p型衬底和两个高浓度n扩散区构成的MOS管叫作n沟道MOS管，该管导通时在两个高浓度n扩散区间形成n型导电沟道。n沟道增强型MOS管必须在栅极上施加正向偏压，且只有栅源电压大于阈值电压时才有导电沟道产生的n沟道MOS管。n沟道耗尽型MOS管是指在不加栅压（栅源电压为零）时，就有导电沟道产生的n沟道MOS管。
NMOS集成电路是N沟道MOS电路，NMOS集成电路的输入阻抗很高，基本上不需要吸收电流，因此，CMOS与NMOS集成电路连接时不必考虑电流的负载问题。NMOS集成电路大多采用单组正电源供电，并且以5V为多。CMOS集成电路只要选用与NMOS集成电路相同的电源，就可与NMOS集成电路直接连接。不过，从NMOS到CMOS直接连接时，由于NMOS输出的高电平低于CMOS集成电路的输入高电平，因而需要使用一个（电位）上拉电阻R，R的取值一般选用2～100K&O。
N沟道增强型MOS管的结构
在一块掺杂浓度较低的P型硅衬底上，制作两个高掺杂浓度的N+区，并用金属铝引出两个电极，分别作漏极d和源极s。
然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层，在漏&&源极间的绝缘层上再装上一个铝电极,作为栅极g。
在衬底上也引出一个电极B，这就构成了一个N沟道增强型MOS管。MOS管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。
它的栅极与其它电极间是绝缘的。
图(a)、(b)分别是它的结构示意图和代表符号。代表符号中的箭头方向表示由P(衬底)指向N(沟道)。P沟道增强型MOS管的箭头方向与上述相反，如图(c)所示。
N沟道增强型MOS管的工作原理
（1）vGS对iD及沟道的控制作用
① vGS=0 的情况
从图1(a)可以看出，增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。当栅&&源电压vGS=0时，即使加上漏&&源电压vDS，而且不论vDS的极性如何，总有一个PN结处于反偏状态，漏&&源极间没有导电沟道，所以这时漏极电流iD&0。
② vGS&0 的情况
若vGS＞0，则栅极和衬底之间的SiO2绝缘层中便产生一个电场。电场方向垂直于半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。
排斥空穴：使栅极附近的P型衬底中的空穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层。吸引电子：将 P型衬底中的电子（少子）被吸引到衬底表面。
（2）导电沟道的形成：
当vGS数值较小，吸引电子的能力不强时，漏&&源极之间仍无导电沟道出现，如图1(b)所示。vGS增加时，吸引到P衬底表面层的电子就增多，当vGS达到某一数值时，这些电子在栅极附近的P衬底表面便形成一个N型薄层，且与两个N+区相连通，在漏&&源极间形成N型导电沟道，其导电类型与P衬底相反，故又称为反型层，如图1(c)所示。vGS越大，作用于半导体表面的电场就越强，吸引到P衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。
开始形成沟道时的栅&&源极电压称为开启电压，用VT表示。
上面讨论的N沟道MOS管在vGS＜VT时，不能形成导电沟道，管子处于截止状态。只有当vGS&VT时，才有沟道形成。这种必须在vGS&VT时才能形成导电沟道的MOS管称为增强型MOS管。沟道形成以后，在漏&&源极间加上正向电压vDS，就有漏极电流产生。
vDS对iD的影响
如图(a)所示，当vGS&VT且为一确定值时，漏&&源电压vDS对导电沟道及电流iD的影响与结型场效应管相似。
漏极电流iD沿沟道产生的电压降使沟道内各点与栅极间的电压不再相等，靠近源极一端的电压最大，这里沟道最厚，而漏极一端电压最小，其值为VGD=vGS－vDS，因而这里沟道最薄。但当vDS较小（vDS&vGS&VT）时，它对沟道的影响不大，这时只要vGS一定，沟道电阻几乎也是一定的，所以iD随vDS近似呈线性变化。
随着vDS的增大，靠近漏极的沟道越来越薄，当vDS增加到使VGD=vGS－vDS=VT(或vDS=vGS－VT)时，沟道在漏极一端出现预夹断，如图2(b)所示。再继续增大vDS，夹断点将向源极方向移动，如图2(c)所示。由于vDS的增加部分几乎全部降落在夹断区，故iD几乎不随vDS增大而增加，管子进入饱和区，iD几乎仅由vGS决定。
N沟道增强型MOS管的特性曲线、电流方程及参数
（1） 特性曲线和电流方程
1）输出特性曲线
N沟道增强型MOS管的输出特性曲线如图1(a)所示。与结型场效应管一样,其输出特性曲线也可分为可变电阻区、饱和区、截止区和击穿区几部分。
2）转移特性曲线
转移特性曲线如图1(b)所示,由于场效应管作放大器件使用时是工作在饱和区(恒流区),此时iD几乎不随vDS而变化,即不同的vDS所对应的转移特性曲线几乎是重合的,所以可用vDS大于某一数值(vDS＞vGS-VT)后的一条转移特性曲线代替饱和区的所有转移特性曲线.
3）iD与vGS的近似关系
与结型场效应管相类似。在饱和区内,iD与vGS的近似关系式为
式中IDO是vGS=2VT时的漏极电流iD。
MOS管的主要参数与结型场效应管基本相同，只是增强型MOS管中不用夹断电压VP ，而用开启电压VT表征管子的特性。
N沟道耗尽型MOS管的基本结构
（1）结构：
N沟道耗尽型MOS管与N沟道增强型MOS管基本相似。
（2）区别：
耗尽型MOS管在vGS=0时，漏&&源极间已有导电沟道产生，而增强型MOS管要在vGS&VT时才出现导电沟道。
（3）原因：
制造N沟道耗尽型MOS管时，在SiO2绝缘层中掺入了大量的碱金属正离子Na+或K+(制造P沟道耗尽型MOS管时掺入负离子)，如图1(a)所示，因此即使vGS=0时，在这些正离子产生的电场作用下，漏&&源极间的P型衬底表面也能感应生成N沟道(称为初始沟道)，只要加上正向电压vDS，就有电流iD。
如果加上正的vGS，栅极与N沟道间的电场将在沟道中吸引来更多的电子，沟道加宽，沟道电阻变小，iD增大。反之vGS为负时，沟道中感应的电子减少，沟道变窄，沟道电阻变大，iD减小。当vGS负向增加到某一数值时，导电沟道消失，iD趋于零，管子截止，故称为耗尽型。沟道消失时的栅－源电压称为夹断电压，仍用VP表示。与N沟道结型场效应管相同，N沟道耗尽型MOS管的夹断电压VP也为负值，但是，前者只能在vGS&0的情况下工作。而后者在vGS=0，vGS&0，VP&vGS&0的情况下均能实现对iD的控制，而且仍能保持栅&&源极间有很大的绝缘电阻,使栅极电流为零。这是耗尽型MOS管的一个重要特点。图(b)、(c)分别是N沟道和P沟道耗尽型MOS管的代表符号。
（4）电流方程：
在饱和区内，耗尽型MOS管的电流方程与结型场效应管的电流方程相同，即：
各种场效应管特性比较
P沟MOS晶体管
金属氧化物半导体场效应(MOS)晶体管可分为N沟道与P沟道两大类， P沟道硅MOS场效应晶体管在N型硅衬底上有两个P+区，分别叫做源极和漏极，两极之间不通导，柵极上加有足够的正电压(源极接地)时，柵极下的N型硅表面呈现P型反型层，成为连接源极和漏极的沟道。改变栅压可以改变沟道中的电子密度，从而改变沟道的电阻。这种MOS场效应晶体管称为P沟道增强型场效应晶体管。如果N型硅衬底表面不加栅压就已存在P型反型层沟道，加上适当的偏压，可使沟道的电阻增大或减小。这样的MOS场效应晶体管称为P沟道耗尽型场效应晶体管。统称为PMOS晶体管。
P沟道MOS晶体管的空穴迁移率低,因而在MOS晶体管的几何尺寸和工作电压绝对值相等的情况下，PMOS晶体管的跨导小于N沟道MOS晶体管。此外，P沟道MOS晶体管阈值电压的绝对值一般偏高，要求有较高的工作电压。它的供电电源的电压大小和极性,与双极型晶体管&&晶体管逻辑电路不兼容。PMOS因逻辑摆幅大，充电放电过程长，加之器件跨导小，所以工作速度更低，在NMOS电路(见N沟道金属&氧化物&半导体集成电路)出现之后，多数已为NMOS电路所取代。只是,因PMOS电路工艺简单,价格便宜，有些中规模和小规模数字控制电路仍采用PMOS电路技术。
PMOS集成电路是一种适合在低速、低频领域内应用的器件。PMOS集成电路采用-24V电压供电。如图5所示的CMOS-PMOS接口电路采用两种电源供电。采用直接接口方式，一般CMOS的电源电压选择在10～12V就能满足PMOS对输入电平的要求。
MOS场效应晶体管具有很高的输入阻抗，在电路中便于直接耦合，容易制成规模大的集成电路。
各种场效应管特性比较
请各位遵纪守法并注意语言文明主板CMOS电路的原理和维修_主板吧_百度贴吧
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&签到排名：今日本吧第个签到，本吧因你更精彩，明天继续来努力！
本吧签到人数：0成为超级会员，使用一键签到本月漏签0次！成为超级会员，赠送8张补签卡连续签到：天&&累计签到：天超级会员单次开通12个月以上，赠送连续签到卡3张
关注：127,451贴子：
主板CMOS电路的原理和维修收藏
主板CMOS电路的原理和维修
CMOS电路主要用来保存主板的CMOS设置信息以及为主板提供一个32．768kHz的实时时钟信号。 CMOS电路主要由南桥芯片、CMOS电池、实时时钟晶振、CMOS跳线等几部分组成。
实时时钟晶振用来为南桥芯片提供32．768kHz的时钟信号，实时时钟晶振和南桥以及谐振电容共同工作才会产生32．768kHz的时钟信号，实时时钟晶振如图1所示
主板中的CMOS电路形式有很多种，但其工作原理基本相同。CMOS电路主要可分为下列三种：经过两个二极管到CMOS跳线的电路、经过一个双二极管到CMOS跳线的电路和具有电池电压检测功能的CMOS电路。
在有些老式主板中，还采用一种没有经过二极管隔离的电路，由于这种电路目前很少应用，因此，就不再介绍其工作原理。
经过两个二极管到CMOS跳线的CMOS电路如图2所示(以VIA 694主板CMOS电路为例)。 晶振X1是32．768kHz的实时时钟晶振，C7、C8是晶振的谐振电容，X1、C7、C8和南桥芯片内部的振荡器同时工作，产生32．768kHz的实时时钟信号，这个信号除了为南桥芯片提供待机时的时钟信号外，还是南桥芯片内部时钟电路的时钟信号，确保时钟(电脑中的钟表功能即由此而得)时间的准确。
在ATX电源没有插上电源时，CMOS电池(锂电池)输出的3．0V电压经过电阻R104、二极管D2加到南桥芯片的VBAT引脚，为南桥芯片提供待机工作电压，由于南桥芯片在待机时的工作电流很小(只有几十微安)，因此一块CMOS电池中存储的电能可以连续使用好几年。
当ATX电源接上电源之后，ATX电源插座的9脚立即就会输出+5V的待机电压，这个待机电压经过三端稳压器Q9(AMSlll7-3．3)稳压后，输出+3．3V的待机电压。
+3．3V的待机电压除了为南桥芯片供电外，还经过二极管D1加到南桥芯片的VBAT引脚。由于+3．3V的待机电压高于CMOS电池所提供的3．OV电压，因此二极管D2负极的电压高于正极电压，所以二极管D2截止，切断CMOS电池对南桥芯片的供电电路，使得主板在接入ATX电源后直接由ATX电源供电。
当ATX电源断电后，D2负极电压消失，D2随即就会导通，恢复锂电池南桥芯片供电，保持南桥芯片内部的时钟电路供电的连续性，确保内部的CMOS随机存储器永不掉电(直到锂电池的电能用完为止)。
跳线JBAT1是C。MOS跳线，当跳线帽连接在1-2端时，锂电池的供电可以正常连接到南桥芯片的VBAT引脚，此时主板工作在正常状态；当跳线帽连接在2—3端时，锂电池的供电端与南桥芯片的VBAT引脚之间的连接断开，且此时南桥芯片的VBAT引脚通过CMOS跳线的2—3连接端一
令人瞠目的处理能力和网络连接速度!让您的小小手机变身连接大世界的桥梁,奇幻旅程,即将起航!
电阻R107与接地端相连，使南桥芯片内部的CMOS随机存储器因无供电电压而将数据恢复到出厂状态(即CMOS数据清除)。有些主板南桥芯片的VBAT引脚连接有一个大容量的电解电容，因此只有将CMOS跳线帽放在清除位置上一段时间之后才能使南桥芯片的VBAT引脚供电电压彻底消失，达到清除CMOS数据的目的。
山有木兮木有枝，心悦君兮君不知。 11:20:17
点亮12星座印记,
只愿君心似我心，定不负相思意。 11:41:22
冠盖满京华，斯人独憔悴。
玲珑骰子安红豆，入骨相思知不知。 12:17:26
点亮12星座印记,
入我相思门，知我相思苦。 12:44:39
故人西辞黄鹤楼，烟花三月下扬州。
曾经沧海难为水，除却巫山不是云。 13:15:43
点亮12星座印记,
登录百度帐号推荐应用使用CMOS集成电路需注意的几个问题
> 使用CMOS集成电路需注意的几个问题
使用CMOS集成电路需注意的几个问题
　　按晶体管的性质分为TTL和两大类，TTL以速度见长，以功耗低而著称，其中电路以其优良的特性成为目前应用最广泛的。在电子制作中使用CMOS时，除了认真阅读产品说明或有关资料，了解其引脚分布及极限参数外，还应注意以下几个问题：本文引用地址：
　　1、电源问题
　　(1)CMOS集成电路的工作电压一般在3-18V，但当应用电路中有门电路的模拟应用(如脉冲振荡、线性放大)时，最低电压则不应低于4.5V。由于CMOS集成电路工作电压宽，故使用不稳压的电源电路CMOS集成电路也可以正常工作，但是工作在不同电源电压的器件，其输出阻抗、工作速度和功耗是不相同的，在使用中一定要注意。
　　(2)CMOS集成电路的电源电压必须在规定范围内，不能超压，也不能反接。因为在制造过程中，自然形成许多寄生二极管，在正常电压下，这些二极管皆处于反偏，对逻辑功能无影响，但是由于这些寄生二极管的存在，一旦电源电压过高或电压极性接反，就会使电路产生损坏。
　　2、驱动能力问题
　　CMOS电路的驱动能力的提高，除选用驱动能力较强的缓冲器来完成之外，还可将同一个芯片几个同类电路并联起来提高，这时驱动能力提高到N倍(N为并联门的数量)。
　　3、输入端的问题
　　(1)多余输入端的处理。CMOS电路的输入端不允许悬空，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。所以&与&门，&与非&门的多余输入端要接高电平，&或&门和&或非&门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。
　　(2)输入端接长导线时的保护。在应用中有时输入端需要接长的导线，而长输入线必然有较大的分布电容和分布电感，易形成LC振荡，特别当输入端一旦发生负电压，极易破坏CMOS中的保护二极管。其保护办法为在输入端处接一个电阻。
　　(3)输入端的静电防护。虽然各种CMOS输入端有抗静电的保护措施，但仍需小心对待，在存储和运输中最好用金属容器或者导电材料包装，不要放在易产生静电高压的化工材料或化纤织物中。组装、调试时，工具、仪表、工作台等均应良好接地。要防止操作人员的静电干扰造成的损坏，如不宜穿尼龙、化纤衣服，手或工具在接触集成块前最好先接一下地。对器件引线矫直弯曲或人工焊接时，使用的设备必须良好接地。
　　(4) 输入信号的上升和下降时间不易过长，否则一方面容易造成虚假触发而导致器件失去正常功能，另一方面还会造成大的损耗。对于74HC系列限于0.5us以内。若不满足此要求，需用施密特触发器件进行输入整形。
　　(5)CMOS电路具有很高的输入阻抗，致使器件易受外界干扰、冲击和静电击穿，所以为了保护CMOS管的氧化层不被击穿，一般在其内部输入端接有二极管保护电路。
　　输入保护网络的引入使器件的输入阻抗有一定下降，但仍在108&O以上。这样也给电路的应用带来了一些限制：
　　(A)输入电路的过流保护。CMOS电路输入端的保护二极管，其导通时电流容限一般为1mA?在可能出现过大瞬态输入电流(超过10mA)时，应串接输入保护电阻。例如，当输入端接的信号，其内阻很小、或引线很长、或输入电容较大时，在接通和关断电源时，就容易产生较大的瞬态输入电流，这时必须接输入保护电阻，若VDD=10V，则取限流电阻为10K&O即可。
　　(B) 输入信号必须在VDD到VSS之间，以防二极管因正向偏置电流过大而烧坏。因此在工作或测试时，必须按照先接通电源后加入信号，先撤除信号后关电源的顺序进行操作。在安装，改变连接，拔插时，必须切断电源，以防元件受到极大的感应或冲击而损坏。
　　(C)由于保护电路吸收的瞬间能量有限，太大的瞬间信号和过高的静电电压将使保护电路失去作用。所以焊接时电烙铁必须可靠接地，以防漏电击穿器件输入端，一般使用时，可断电后利用电烙铁的余热进行焊接，并先焊其接地管脚。
　　(D)要防止用大电阻串入VDD或VSS端，以免在电路开关期间由于电阻上的压降引起保护二极管瞬时导通而损坏器件。
　　4、CMOS的接口电路问题
　　(1)CMOS电路与运放连接。当和运放连接时，若运放采用双电源，CMOS采用的是独立的另一组电源。若运放使用单电源，且与CMOS使用的电源一样，则可直接相连。
　　(2)CMOS与TTL等其它电路的连接。在电路中常遇到TTL电路和CMOS电路混合使用的情况，由于这些电路相互之间的电源电压和输入、输出电平及负载能力等参数不同，因此他们之间的连接必须通过电平转换或电流转换电路，使前级器件的输出的逻辑电平满足后级器件对输入电平的要求，并不得对器件造成损坏。逻辑器件的接口电路主要应注意电平匹配和输出能力两个问题，并与器件的电源电压结合起来考虑。下面分两种情况来说明：
　　(A)TTL到CMOS的连接。用TTL电路去驱动CMOS电路时，由于CMOS电路是电压驱动器件，所需电流小，因此电流驱动能力不会有问题，主要是电压驱动能力问题，TTL电路输出高电平的最小值为2.4V，而CMOS电路的输入高电平一般高于3.5V，这就使二者的逻辑电平不能兼容。为此可在TTL的输出端与电源之间接一个电阻R(上拉电阻)可将TTL的电平提高到3.5V以上。
　　(B)CMOS到TTL的连接。CMOS电路输出逻辑电平与TTL电路的输入电平可以兼容，但CMOS电路的驱动电流较小，不能够直接驱动TTL电路。为此可采用CMOS/TTL专用接口电路，如CMOS缓冲器CC4049等，经缓冲器之后的高电平输出电流能满足TTL电路的要求，低电平输出电流可达4mA。实现CMOS电路与TTL电路的连接。 需说明的时，CMOS与TTL电路的接口电路形式多种多样，实用中应根据具体情况进行选择。
　　5、输出端的保护问题
　　(1)MOS器件输出端既不允许和电源短接，也不允许和地短接，否则输出级的MOS管就会因过流而损坏。
　　(2)在CMOS电路中除了三端输出器件外，不允许两个器件输出端并接，因为不同的器件参数不一致，有可能导致NMOS和PMOS器件同时导通，形成大电流。但为了增加电路的驱动能力，允许把同一芯片上的同类电路并联使用。
　　(3)当CMOS电路输出端有较大的容性负载时，流过输出管的冲击电流较大，易造成电路失效。为此，必须在输出端与负载电容间串联一限流电阻，将瞬态冲击电流限制在10mA以下。
漏电开关相关文章:
上拉电阻相关文章:
热保护器相关文章:
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一君，已阅读到文档的结尾了呢~~
主板开机电路 cmos开机密码设置 开机进入cmos 清空主板的cmos cmos电路 华硕主板开机要按f1 电脑主板不开机 开机电路 主板 开机线 主板开机线接法
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
电脑主板的开机电路和CMOS电路详细分析
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口