该引脚仅供 Xilinx 测试使用Xilinx 建议让该引脚处于未连接状态。
vivado和ise 2017.3 及更高版本的工具均包含一个 DRC其可检查 STARTUPE2 原语的使用情况,如果它被使用还可检查 USRCCLKTS 和 USRCCLKO 端口是否连接至所需的安铨值。
显示 STARTUPE2 利用率的报告部分示例如下:
如果实例化 STARTUPE2 原语的端口设置不正确而影响到 Zynq-7000 SoC Pl 设计则应使用上面指定的所需安全 STARTUPE2 端口设置对该设計进行更新。
即便出现损坏大多数情况下也不会对器件运行造成影响,因为正常工作不使用 RSVDGND 引脚
用图片吧能一下子贴出大于一個共享,还不怕度娘抽风屏蔽地址。
我还没装,不过给朋友试过说是ok
好用请及时采纳~ 不行再说~
你对这个回答的评价是?
[导读] 最近有些朋友在ISE中做的V7项目需要切换到vivado和ise来但导入代码后,导入约束时发现vivado和ise不再支持UCF文件,如果手抄UCF约束到 vivado和ise 的 XDC 约束不仅浪费时间,而且容易出错这里介紹一种方法可以实现两种约束的切换。
最近有些朋友在ISE中做的V7项目需要切换到vivado和ise来但导入代码后,导入约束时发现vivado和ise不再支持UCF文件,洳果手抄UCF约束到 vivado和ise 的 XDC 约束不仅浪费时间,而且容易出错这里介绍一种方法可以实现两种约束的切换。
ISE 中的约束是长这个样子的
导入時会发现无法支持UCF
这时,我们可以打开ISE通过PlanAhead打开图形约束界面,
右键导出约束为CSV格式并记住导出的路径。
现在可以关闭ISE,然后在vivado和ise中导叺代码后综合一下,
可以看到管脚约束轻松导入!