Rain__yuyu1 - 歌单 - 网易云音乐
Rain__yuyu1
播放：2795次
喜欢这个歌单的人
网易云音乐多端下载
同步歌单，随时畅听320k好音乐
网易公司版权所有(C)杭州乐读科技有限公司运营：当前位置： >>
高速电路设计指南
高速电路设计指南（第 1 版）UnRegistered高速电路设计指南前言 ............................................................................................................................................ 1第一章 理想传输线的设计............................................................................................................... 2 1.1 PCB（或者 MCM）传输线结构 .............................................................................................. 2 1.2 波形传导 ............................................................................................................................... 3 1.3 传输线反射 ........................................................................................................................... 4 1.3.1 初始波形 .................................................................................................................... 4 1.3.2 多重反射 .................................................................................................................... 6 1.3.3 上升时间对反射的影响 .......................................................................................... 12 1.3.4 电抗性负载的反射 .................................................................................................. 13 1.3.5 消除反射的端接方案 .............................................................................................. 15 1.4 传输线参数 ......................................................................................................................... 18 1.4.1 特性阻抗 .................................................................................................................. 18 1.4.2 传输速率、时间 ...................................................................................................... 241.5 设计举例 ............................................................................................................................. 271.5.2 设计目的 .................................................................................................................. 27 1.5.3 确定特性阻抗 .......................................................................................................... 271.5.5 确定传输延迟 .......................................................................................................... 30 1.5.6 计算单板叠层 .......................................................................................................... 30 第二章 串扰的研究 ........................................................................................................................ 33 2.1 互感和互容 ......................................................................................................................... 33 2.2 电感和电容矩阵 ................................................................................................................. 34 2.3 场仿真 ................................................................................................................................. 35 2.4 串扰引起的噪声 ................................................................................................................. 35 2.5 用等效电路模型来仿真串扰 ............................................................................................. 38 2.6 由串扰引起的传输时间及信号完整性的变化.................................................................. 38 2.6.1 传输线驱动模式对信号完整性的影响 .................................................................. 39 2.6.2 用单传输线的等效模型来模拟多传输线系统中的传输线................................... 44- II -UnR1.5.4 确定匹配方式 .......................................................................................................... 28eg1.5.1 设计背景 .................................................................................................................. 27is1.4.3 用于 SPICE 仿真的等效线路模型.......................................................................... 26tered高速电路设计指南2.7 串扰的变化趋势 ................................................................................................................. 46 2.8 奇偶模式传输线对的终端匹配 ......................................................................................... 48 2.8.1 Pi 终端匹配网络 ....................................................................................................... 48 2.8.2 T 匹配网络 ................................................................................................................ 49 2.9 串扰最小化 ......................................................................................................................... 49 第三章 克服非理想互连................................................................................................................. 52 3.1 传输线损耗 ......................................................................................................................... 52 3.1.1 导体直流损耗 .......................................................................................................... 52 3.1.2 介质直流损耗 .......................................................................................................... 533.1.4 取决于频率的介质损耗 .......................................................................................... 63 3.2 介质常数的变动 ................................................................................................................. 64 3.3 蛇行线 ................................................................................................................................. 653.5 90 0 的影响 ........................................................................................................................... 70 3.6 拓扑影响 ............................................................................................................................. 71 第四章 连接器，封装和过孔的设计............................................................................................. 744.1.1 成品孔径 .................................................................................................................. 74 4.1.2 Required Via Pad Size ............................................................................................... 744.1.2.2 过孔电感 ........................................................................................... 76 4.1.2.3 回流与过孔的关系 ........................................................................... 764.2.1 互感（Mutual inductance）――如何产生窜扰 ..................................................... 77 4.2.2 如何通过接地改变回流路径 .................................................................................. 80 4.2.3 串联感应（series inductance）――如何产生 EMI（电磁干扰） ....................... 81 4.2.4 寄生电容（series inductance）――多路 BUS 时连接器的使用.......................... 83 4.2.5 用外部连接处理 EMI 问题 ..................................................................................... 90 4.2.6 应用于高速的特殊连接器 ...................................................................................... 92 4.3 芯片封装 ............................................................................................................................. 95 4.3.1 一般类型封装 .......................................................................................................... 95 4.3.2 创建一个模型的封装 .............................................................................................. 99- II -U4.2 连接器 ................................................................................................................................. 77nR4.1.2.1 过孔电容 ........................................................................................... 75eg4.1 过孔的机械属性 ................................................................................................................. 74iste3.4 码间干扰 ............................................................................................................................. 67red3.1.3 集肤效应 .................................................................................................................. 53目录4.3.3 封装的影响： ........................................................................................................ 102 4.3.4 理想封装引出脚： ................................................................................................ 106 第五章 非理想回路、同步开关噪声和电源系统....................................................................... 108 5.1 非理想回流路径 ............................................................................................................... 108 5.1.1 电感最小路径 ........................................................................................................ 108 5.1.2 信号跨越地平面上的沟槽 .................................................................................... 109 5.1.3 改变参考平面的信号 ............................................................................................ 113 5.1.4 信号的参考平面为电源或地 ................................................................................ 114 5.1.5 其它类型非理想回路 ............................................................................................ 119 5.1.6 差分信号 ................................................................................................................ 1205.2.1 确定高速 I/O 的本地去耦要求 ............................................................................. 123 5.2.2 系统级电源分配 .................................................................................................... 126 5.2.3 选择去耦电容 ........................................................................................................ 127 5.2.4 电源分配系统的频率响应 .................................................................................... 129第六章 数字电路时序分析........................................................................................................... 135 6.1 共用时钟定时（common-clock timing） ........................................................................ 135 6.2 源同步定时 ....................................................................................................................... 140 6.2.1 源同步总线的时序方程 ........................................................................................ 1436.2.3 其他源同步方案 .................................................................................................... 148 6.3 其他总线技术 ................................................................................................................... 1496.3.2 嵌入时钟 ................................................................................................................ 150 第七章 总线设计方法 .................................................................................................................. 151 7.1 时序 ................................................................................................................................... 151 7.1.1 最差的时序表 （最差状况时序表） ................................................................ 152 7.1.2 统计表 （统计时序表） .................................................................................... 154 7.2 时序测量，信号质量的测量和测试负载 ....................................................................... 157 7.2.1 电压坐标的不定性 （参考电压的不确定性）................................................... 157 7.2.2 仿真参考负载 ........................................................................................................ 158 7.2.3 飞行时间 ................................................................................................................ 161- III -U6.3.1 关联时钟 incident clocking .................................................................................... 150nR6.2.2 从眼图中得到源同步总线的时序方程 ................................................................ 147egis5.3 SSO/SSN ............................................................................................................................ 130tere5.2 本地电源分配网络（local power delivery networks） ................................................... 120d高速电路设计指南7.2.4 飞行时间失真(飞行时间偏移) ................................................................ 1627.2.5 信号完整性 ............................................................................................................ 163 7.3 设计优化 ........................................................................................................................... 165 7.3.1 文件分析 ................................................................................................................ 167 7.3.2 布线考虑 ................................................................................................................ 168 7.4 敏感度分析 ....................................................................................................................... 170 7.4.1 初步趋势和有效分析 （初步趋势和重要性分析）......................................... 1717.4.2 有序的参数排列 （有序的参数扫描）............................................................... 175 7.4.3 第一阶段解空间 （第一阶段“求解空间” ................................................... 177 ） 7.4.4 第二阶段解空间 （第二阶段“求解空间” ................................................... 179 ） 7.4.5 第三阶段解空间 （第三阶段“求解空间” ................................................... 181 ）7.6 集萃 （参数提取） ......................................................................................................... 182 7.7 设计系统时必须遵守的准则 （设计系统时必须遵守的一般规则） ........................ 182第八章 辐射的兼容和系统噪声最小化....................................................................................... 184 8.1 FCC 辐射要求 .................................................................................................................... 184 8.2 辐射的物理现象 ............................................................................................................... 185 8.2.1 差模辐射 ................................................................................................................ 185 8.2.2 共模辐射 ................................................................................................................ 191 8.2.3 波阻抗 .................................................................................................................... 194 8.3 去耦和扼流 ....................................................................................................................... 195 8.3.1 系统级高频去耦 .................................................................................................... 196 8.3.2 电缆扼流、电源和地层局部 ................................................................................ 200 8.3.3 低频去耦和地隔离 ................................................................................................ 2068.4.1 高速元件的布局和走线 ........................................................................................ 207 8.4.2 串扰 ........................................................................................................................ 207 8.4.3 引脚分配和封装选择 ............................................................................................ 208 8.5 外壳考虑 ........................................................................................................................... 208 8.5.1 屏蔽 ........................................................................................................................ 208 8.5.2 孔缝 ........................................................................................................................ 211 8.5.3 谐振 ........................................................................................................................ 214 8.6 扩谱时钟（SSC - spread spectrum clocking） ................................................................ 215 第九章 GTL 电流方式分析（背板设计） ................................................................................. 218- IV -U8.4 其它的 PCB 设计规则，封装考虑和引出线 .................................................................. 207nRegistere7.5 设计准则 ........................................................................................................................... 181d目录9.1 GTL 操作基础 ................................................................................................................... 218 9.2 当一个中间驱动时的 GTL 传输 ...................................................................................... 221 9.3 当一个终端驱动时的 GTL 传输 ...................................................................................... 223UnR- V -egistered前言前言大量的人造数字设计要求把时间控制在皮秒（ps）范围内。高频系统里，导线不再是简 单的导线，而是描述高频效应和行为的，称作传输线，它用于传输电信号给相邻的器件或者 从相邻器件接收电信号。如果没有很好地处理这些传输线，他们能不经意地破坏系统的时序 安排。当前许多从事数字设计的设计师不具备现代高速设计知识。理论被人们用了几十年，例如，射频设计和微波设计。大多数在一些需要项目的参考书籍， 被应用到数字设计里，或者由于它们太接近实际，没有足够的理论去完全理解这些科目。为 理解和解决当前和将来的问题，高速电路设计的理论变得十分重要。UnR- 1 -egistered无论如何，高速电路设计所需的知识难以获得。实际上，许多在电子工程学科里类似的高速电路设计指南第一章 理想传输线的设计在高速数字系统中有必要将 PCB 和 MCM 上的走线做为传输线，因为互连模型不再是集总 或者是简单的延迟线，与传输线相关的 timing 问题成了整个 timing margin 的重要部分。为 了可以控制和预估传输线的电特性，一定要注意 PCB 结构。在这一节将介绍数字系统典型的 基本传输线构造和理想的传输线理论，同时也提供了一些知识为理解以后的章节做准备。1.1 PCB（或者 MCM）传输线结构传导线有一个或者多个参考平面。典型 PCB 上的金属通常是铜，介质是 FR4（玻璃纤维的一表层，仅有一个参考平面。有两种微带线，一种是埋入的，另一种是没有埋入的。埋入的（有 时也叫嵌入的）微带线是简单的传输线，它嵌入到介质中，但是仅有一个参考平面。带状线 走在内层，有两个参考平面。如图 1.1 表示了 PCB 上的不同元件之间的走线，有内层的（带 状线） ，也有外层的（微带线） 。下面给出了叠层图示使读者能看出地/电源与传输线的相对位 置。在此书中，叠层图中经常会描绘传输线，对于计算和观察各种各样的传输线参数是很有 用的。例如图 1.1 所示的多层 PCB 可以提供各种各样的带状线和微带线结构。对于导体和介质 层的控制可以获得预期的传输线的电特性。在高速系统中，传输线电特性的控制是至关紧要 的。在这一节中定义的基本的电特性都被称为传输线参数。- 2 -UnRegistere种） 。数字设计中使用的两种最普通类型的传输线是微带线和带状线。微带线一般走在 PCB 的d典型 PCB 或者 MCM 上的传输线结构包括埋入的或者附在介质或者绝缘材料上的传导线，第一章 理想传输线的设计1.2 波形传导在高频时，当数字信号的 edge rate(rise and fall times)比 PCB 上的电信号的传输时 间小的话，那么这个信号将受传输线效应的影响。图 1.2 是传输线的一个通常的描绘方法。 上边的线是信号通路，下边的线是电流返回路径。Vi 是最初加到线上 A 节点的电压，Vs 和nRZsA 0Zs 构成输出缓冲的戴维南等效表示，通常是作为源或者驱动。UegViVsCurrent return pathFIGURE 1.2 Typical method of portraying a digital signal propagating on a transmission lineisSignal path- 3 -te图 1.1 PCB 上传输线的典型设计red高速电路设计指南1.3 传输线反射 驱动电路和传输线的特性对信号完整性影响很大。虽然很多参数 都会影响接收的信号完整性，但在这一部分仅叙述最基础的情况。1.3.1 初始波形当驱动器加信号到传输线上， 信号的幅度依赖于电压、 缓冲器的源电阻和传输线的阻抗。 驱动器上的初始电压通过源电阻和线阻抗的分压来控制。图 1.3 描绘了加在长的传输线上的 初始波形。初始的电压 Vi 传送到传输线上直到到达末端。Vi 的幅度通过源和线阻抗的分压 来决定：Vi = V sViZs VsAFIGURE 1.3 Launching a wave onto a long transmission line如果传输线的末端端接一个阻抗，而且这个阻抗与线的阻抗精确的匹配，那么幅度为 Vi 的信号将被端接到地，电压 Vi 将仍保持在线上直到信号源转换。在这种情况下 Vi 是 dc 稳态 值。否则，如果传输线的末端的阻抗不是线的特征阻抗，信号的一部分端接到地，信号的其点（junction）的反射电压和输入电压的比决定。这个点定义为传输线上阻抗不连续。阻抗 不连续可以是不同特征阻抗的传输线的一部分，也可以是端接电阻或者是到芯片缓冲器上的 输入阻抗。反射系数的计算：U余部分将被反射到传输线回到源。反射回的信号的量通过反射系数决定，反射系数由确定的nRr=Vreflected Vincidenteg= Zt - Z0 Zt + Z0isZ0(1.2)0Z0-线阻抗 Zt-不连续的阻抗- 4 -tere(1.1)Z0 Z0 + Zsd第一章 理想传输线的设计等式假设信号在特征阻抗为 Z0 的传输线上传送遇到了不连续的阻抗 Zt。注意如果 Z0=Zt， 反射系数为 0，意味着没有反射。Z0=Zt 这种情况就称为匹配的端接。 如图 1.5 当输入波形遇到端接 Zt，信号的一部分 Viρ被反射回源并且加在输入上整个幅 度为 Viρ+Vi。反射的部分可能从源产生另一个反射。反射和逆反射一直持续直到传输线稳 定。Vi = VsVi (Vi)(ρ)+Vi 0 Z0 A 0Z0 Z0 + ZZs VsZtr=信号端接到地没有反射。对于开路和短路负载反射是 100%，不过分别一个正一个负。teZ0图 1.6 描绘了反射系数的特殊情况。当线的端接精确等于它的特征阻抗，没有不连续。VsaZ0eg nRZs Vsr=Z0isZ0ZsUbZsVscFIGURE 1.6 Reflection coefficient for special cases (a)terminated in Z 0;(b)(c)open circuitrer= r=FIGURE 1.5 Incident signal being reflected from an unmatched loaddZ0 - Z0 ＝ Z0 + Z0 0 - Z0 ＝－ 0 + Z0 ? - Z0 ＝1 ? + Z0- 5 -Zt - Z0 Zt + Z0高速电路设计指南1.3.2 多重反射如上所述，当一个信号在传输线末端的阻抗不连续端被反射，信号的一部分将会反射回 源。当反射信号到达源时，如果源阻抗不等于传输线阻抗另一个反射也将产生。因此，如果 传输线的两端都不连续的话，信号将会在驱动和接收之间来回反射，在 dc 情况信号反射最 终会达到稳态。 例如， 如图 1.7 是个举例对于几个 TD 的时间间隔 （TD 是传输线从源到负载的时间延迟） 。 当源转换为 Vs， 线上的电压 Vi， Vi=VsZ0/(Z0+Rs)分压决定。 T=TD， 由 当 负载 Rt 上的电压为 Vi， 这时幅度为ρBVi 的反射产生了，并且加到了 Vi 上，那么负载 Rt 上的电压就成为 Vi＋ρBVi（ρB是看向负载的反射系数） 。波形的反射部分ρBVi 又返回源，在 t=2TD，在源产生ρAρBVi（ρA线电压接近稳态 dc 值。由此读者可以看到，如果传输线不匹配的话，反射可能会持续比较长 的时间，并且可能会有严重的时序冲突。nR图 1.7来预估反射的影响。- 6 -很明显手工计算多个反射相当单调乏味。 比较简单的方法是用点阵图 （Lattice Diagram）Lattice Diagram and Over-and Underdriven Transmission Lines. 点阵图（有时也叫 反弹图 bounce diagram）这个技术可以用来计算带有线性负载的传输线多反射。图 1.8 显示 了一个点阵图举例。左右两条竖线代表传输线终端的源和负载，竖线之间的斜线代表信号在 源和负载之间的来回反射。图上由上到下代表逐渐增加的时间，注意时间的增量等于传输线 的延迟，也要注意图的上部竖线上作了反射系数的标记。这些反射系数代表传输线和负载之 间的反射（从线上看向负载）和看向源的反射系数。小写字母表示线上的反射信号幅度，大 写字母表示源端的电压，大写字母加一撇表示负载端电压。例如，参考图 1.8，在 2Nps 期间Ueg传输线的回波istere是看向源的反射系数） 。这时源上的电压就为 Vi＋ρBVi＋ρAρBVi，反射和逆反射一直持续到d第一章 理想传输线的设计线的近端保持为 A，N 是传输线的时间延迟。电压 A 就是初始电压 Vinitial，直到从负载到源的 反射到来之前都保持常数。电压 A’即电压 a 加上电压 b。电压 B 即电压 a 加上从负载反射回 的 b 再加上源反射的 c，等等。如果线是开路的话，线上的反射最终达到源的稳态电压 Vs。 不管怎样，如果线端接一个电阻 Rt，稳态电压按照下面的公式计算VsRt Rt + Rs(1.3)例 1.1:Multiple Reflections for an Underdriven Transmission Line。 如上所述， 驱动器发送一个信号到传输线上，传输线上的最初电压由驱动端阻抗 Zs 和线阻抗 Z0 的分压决因此反射系数是 1。随后，整个信号反射回源，加到信号 0.8V 上。所以当时间为 TD，比如 250ps，负载上的信号为 0.8V+0.8V，即 1.6V。0.8V 的反射信号将传输向源。当信号到达源， 信号的一部分又被反射回负载。反射信号的幅度是由线阻抗 Z0 和源阻抗 Zs 之间的反射系数决 定的。在这个例子中反射回负载的值是(0.8V)(0.2)，也就是 0.16V。反射信号被加到已经在 线上的信号上，整个幅度为 1.76V，反射部分 0.16V 又传向负载。这个过程是重复的直到电 压达到稳态值 2V。 点阵图的响应显示在图 1.9 的右下角。与图 1.10 响应的计算机仿真比较，注意即使无负 载输出的电压源是方波，在接收的反射波形仍然是台阶式的。当源阻抗 Zs 大于线阻抗 Z0 时， 就是这个结果，这个就是欠驱动传输线。- 7 -U定。 如图 1.9， 这个值为 0.8V。 初始信号 0.8V 经过线到达负载。 在特殊情况下， 负载是开路，nR图 1.8eg计算传输线多反射的点阵图istered高速电路设计指南U图 1.10例 1.2：Multiple Reflections for an Overdriven Transmission Line。 当线阻抗大于源阻抗， 看向源的反射系数是负的，将会产生振铃效应。也叫做过驱动传输线。过驱动传输线的点阵 图见图 1.11。图 1.12 是 spice 仿真的图 1.11 系统描述的响应。- 8 -nR例 1.1 中 传 输 线 的 模 拟 （ 线 阻 抗 小 于 源 阻 抗 ）egiste图 1.9例 1.1：用于计算传输线多反射的点阵图red第一章 理想传输线的设计图 1.11例 1.2：用于计算驱动传输线多反射的点阵图下面考虑图 1.13 描述的传输线结构， 此结构包括两段传输线串联级联。 第一段长度为 X， 特征阻抗为 Zo1，第二段长度也是 X，特征阻抗为 Zo2。最后，端接了一个电阻 Rt。当信号到 了 Zo1/ Zo2 的连接处，信号的一部分被反射，由反射系数决定，一部分信号被传送，由传输系 数决定：- 9 -U图 1.12nR例 1.2 中传输线系统的模拟（线阻抗大于源阻抗）egistered高速电路设计指南T=1+ρ(1.4)图 1.13 也描述了点阵图如何计算有多个特征阻抗的传输系统中多个反射的情况。注意这 个例子中传输线是等长的，简化了问题，因为每个部分的反射是同相的。如图 1.13 反射 e 直 接加到反射 f 上，当传输线不等长，两部分的反射就不同相，就将这个图极大的复杂化了。 一旦系统复杂度提高超出图 1.13 的描述范围，最好使用仿真器，例如 SPICE 来分析系统。Bergeron Diagrams and Reflections from Nonlinear Loads。Bergeron 图是另一个解决传输线 上多个反射的技术。Bergeron 图是代替点阵图来分析带有非线性负载和源的系统的。比如当使用 Bergeron 图。再比如，输出缓冲很少会表现完美的线性 I-V 特性，如果知道缓冲的 I-V 特性，Bergeron 图就会给出相当精确的反射的表示。 参考图 1.14。建立一个 Bergeron 图，画出负载和源的 I-V 的特征曲线。源的 I-V 曲线的 斜率为 -1/Rs，因为电流是流出节点，X 截距为 Vs。以传输线的初始条件（例如 V=0，I=0） 作为起点，建立一条斜率为 1/Z0 的直线，这条线与 I-V 曲线的交叉点给出了在 Time=0 时线 上源的电压和电流。你可能会认为这是负载图。从与源线上的交叉点画一条斜率为－1/Z0 的 线并且延伸这条线到负载线上， 与负载线的交叉点可以确定在 T=TD 时负载上的电压和电流， TD 就是线的传输延迟。 交换用斜率 1/Z0 和－1/Z0 重复这个步骤直到传输线向量到达负载和源 的交叉点。传输线向量、负载和源的 I-V 曲线给出了在稳态的电压和电流值。如图 1.15 举例- 10 -U传输线的端接是箝位二极管来阻止过度的信号过冲或者由于静电放电导致的破坏时，有必要nR图 1.13多线阻抗传输线系统的点阵图egistered第一章 理想传输线的设计计算一个类似的系统的响应 VS=3V，TD=500ps，Z0=50Ω，RS=25Ω，二极管的电压电流如等 式所示。图 1.14计算带有非线性负载多反射的 Bergeron 图U图 1.15nR用于计算带有二极管传输线反射的 Bergeron 图- 11 -egistered高速电路设计指南注意： 当源或负载表现出很大的非线性 I/V 特性时，使用 Bergeron 图来计算传输线上的反射。1.3.3 上升时间对反射的影响当上升时间小于两倍的传输线延迟 TD 时， 上升时间开始对波形的形状有严重的影响。 如 图 1.16 和 1.17 显示了 edge rate 对于欠驱动和过驱动传输线的影响。 注意到当上升时间超出线 延迟的两倍时对波形的影响很大。当 edge rate 超出两倍的线延迟时，来自源的反射在从一个 状态到另一个状态转换完成之前到达（例如高到低或者低到高的转换） 。- 12 -UnR图 1.16egedge rate 对于过驱动传输线的影响istered第一章 理想传输线的设计1.3.4 电抗性负载的反射在实际系统中很少有负载是纯阻抗的这种情况。例如输入到 CMOS 门趋向是容性的。此 外，芯片封装的帮定线和管脚结构一般是感性的。有必要理解系统中的这些电抗性元素如何感的寄生对反射的影响做详细的探讨。容性负载的反射－Reflections from a Capacitive Load。当传输线用电抗性的元件例如电容 端接时，在驱动端和负载的波形与典型传输线的响应是有相当大的区别的。本质上，电容是 与时间有关的负载，在信号最初到达电容时像是短路的情况，在电容充满电时类似开路。考载，电容还没有充电，看起来象短路。在这一节之前曾经提过，短路时的反射系数是－1，意 即 V 幅度的最初波形将被反射， 反射幅度为－V， 最初的电压为 0V。 电容开始充电与τ有关， τ是 RC 电路的时间常数，C 是端接电容，R 是传输线的特征阻抗。电容一旦充满电，反射 系数为 1，因为电容类似开路。电容上的电压在 t=TD 开始用下式计算： Vcapacitor=2Vi(1-e- ( t-TD ) / tUnR虑一下在 Time=TD 和 Time=t1 的反射系数。 Time=TD 时， 在 信号已经经过传输线到达电容负eg) τ=CZ0is影响反射。在这部分介绍电容和电感的影响。这些是以后章节的基础，以后将会对电容和电tet&TD图 1.18 显示了有容性负载端接的传输线的响应。负载电容是 10pF，线长是 3.5 英寸 （TD=500ps） 驱动和传输线负载都是 50Ω。 ， 注意在节点 A 的源端波形， 1ns 时下降向 0， 在 也就是两倍 TD，这是来自负载的反射到达源。电压趋向于 0 是因为最初的反射系数是－1， 所以反射回源的电压为 Vi+(-Vi)， i 是最初加到传输线上的电压， V 电容然后充电到稳态值 2V。 如果线的端接为并联的电阻和电容，如图 1.19 所描述的，电容上的电压为：- 13 -re(1.5) (1.6)图 1.17edge rate 对于欠驱动传输线的影响d高速电路设计指南Vcapacitor= 2Vi 时间常数与 CL、RL 和 Z0 有关：RL (1 - e -(t -TD ) / t1 ) ， RL + Z 0t&TD(1.7)τ=C L Z 0 RL RL + Z 0TD=500ps(1.8)2V50 VsA Z0=50B CL2.5 2 Volts 1.5 1 0.5 0V(B)V(A)2.04.0is5.0 6.0 Time,ns1.03.07.08.0FIGURE 1.18 Transmission line terminated in a capacitive loadZs VsnRegTD Z0RL9.00teCLFIGURE 1.19 Transmission line termination in a parallel capacitive and resistive load感性负载的反射－Reflection from an Inductive Load。 如图 1.20，当在传输线电子路径中 串联一个电感时，它的动作是与时间有关的负载。最初，在 time=0，电感类似于开路。当一 个电压阶跃最初加到电感上，几乎没有电流通过电感。这时反射系数为 1。电感的值决定反 射系数保持 1 的时间。如果电感足够大，信号幅度将会加倍。最终，电感会释放能量并且与 LC 电路的时间常数τ有关，τ为 L/Z0。如图 1.21 显示的是图 1.20 描述的四个不同值的串联 电感的反射。注意反射幅度和延迟时间随着电感值的增加而增加。- 14 -Ured第一章 理想传输线的设计Zs0.2V,35psATd=300psVsZ0=50 ohms∞FIGURE 1.20 Series inductor2.5 2 Volts 1.5 1 0.5 0 0.5 1.0 1.5――V(A)L=100 nH ――V(A)L=20 nH ――V(A)L=10 nH ――V(A)L=5 nHTime,ns在随后的章节将会解释反射对数字系统的性能有严重的负面影响。为了最小化反射的负 面影响，一定要有解决办法去控制它们。本质上，有三个方法可以减轻反射的负面影响。第对于高速系统通常是不可能的，因为它需要降低操作频率，成为低速系统。第二个方法缩短 PCB 走线以便反射在短时间达到稳态，这也是不实际的因为通常这样做会增加 PCB 板层，成 本提高很多。此外缩短走线在某种情况下在物理上也是不可能的。前两个方法总是有限制， 在总线频率达到一定高时反射在一个周期内不能达到稳态。第三个方法就是在传输线的两端 用等于线的特征阻抗的阻抗端接传输线以排除反射。 当传输线的源端设计成与传输线的特征阻抗匹配时，这个总线是源端接。如果总线是源 端接那么在线的远端（例如开路）阻抗不连续引起的反射被排除，当反射到达源时，反射系 数为 0。如果端接电阻放在线的远端，总线是并联或者负载端接的。多个反射将在负载端被 排除因为在负载端的反射系数是 0。有几个不同的途径来实现这些端接方法。每个技术都有 有利和不利的方面。在下面的部分将概述一下这几个技术。 On-Die Source Termination。 On-Die 源端接要求输出缓冲的 I-V 曲线线性非常好覆盖操 作范围，产生这个 I-V 曲线的阻抗而要与传输线的阻抗很接近。在理想情况下，这是最优的- 15 -UnR一个方法是降低系统频率以便在另一个信号加到传输线上之前传输线的反射达到稳态，这个eg1.3.5 消除反射的端接方案isFIGURE 1.21 Reflection as seen as at node A of Figure 1.20 for different inductor valueste2.0 2.50red高速电路设计指南解决方案因为它不需要任何额外的元件而增加费用和占用板的面积。不管怎样，因为有很多 变量动态地影响缓冲器地输出阻抗，很难在缓冲器和线阻抗之间获得好的匹配。影响缓冲器 阻抗的因素有硅制造工艺变量、电压、温度、功率传导因数和同时转换噪声。这些变量使得 保证缓冲器阻抗与线阻抗匹配很困难。如图 1.22 描绘了源端接方法。On die On PCBZs VsRZ0 Steady state voltage=VsFIGURE 1.22 On-die source terminationSeries Source Termiantion。 串联源端接要求电阻与输出缓冲串联。如图 1.23 描绘了串联 源端接的方法。这种端接要求缓冲器阻抗与端接阻抗的和等于线的特征阻抗。这个比较容易 获得可以通过设计输出缓冲的 I-V 曲线来产生很低的阻抗，使得看向源的阻抗大部分都在电变化的影响可以最小化。阻抗的变化应该是很小的因为电阻将是组成阻抗的大部分而不是输On dieOn PCBVsnRZ0 FIGURE 1.23 Series source terminationZsReg出缓冲器。这个技术的不利之处是电阻增加了费用，占用了板面积。is阻上。因为精密的电阻可以挑选，造成源端接困难的硅片工艺和环境变量导致的 on-die 阻抗Load Termination with a Resistive Load。 有阻尼负载的负载或者并联端接可以消除与缓冲 负载相关的未知变化，因为可以使用精密电阻。反射在负载端排除并且使用低阻抗的输出缓 冲。不利之处在于大部分 DC 电流将分流到地，加剧功率传导和热问题。稳态电压也是通过 源电阻和负载电阻的电压分压来决定，需要强缓冲。功率传导在现代计算机中也是一个比较 难解决的问题。例如便携式电脑需要高效的功率输出系统，因为它要求电池能尽量延长使用- 16 -USource impedance +R matched to line impedancetereSteady state voltage=VsdSource (buffer) impedance matched to line impedance第一章 理想传输线的设计周期。功耗增加，费用也跟着增加，因为要用更加精密的冷却设备来驱散热量。如图 1.24 描 绘了这种端接方案。R Steady state voltage=Vs--------Zs+R On die On PCBZs VsZ0 R=Z0FIGURE 1.24 Load terminationLoad impedance matched to line impedanceAC Load Termination。 AC 负载端接在传输线的负载端使用串联的电容和电阻来消除反射。电阻 R 等于传输线的特征阻抗，电容 CL 要挑选以便负载端的 RC 时间常数大约等于一到 两个上升时间。对于精确的设计建议用仿真来挑选最优的电容值。这个端接方案的前提是电特征阻抗。然后电容充电到源的稳态电压 VS。这个技术的好处在于反射在负载端消除没有功 率损耗。不利之处在于电容负载会减慢负载的上升和下降沿，增加信号的延迟。并且额外的 电容和电阻也会占用板面积，增加费用。如图 1.25 描绘了这个端接方案。On dieOn PCBZs VsZ0egR=Z0Steady state voltage=VsFIGURE 1.25 Ac load termination共同的端接问题。在总线设计中遇到的一个共同的障碍就是走线的特征阻抗由于 PCB 制 造差异变化很大。PCB 的差异影响所有的端接方法；但是对源端接的影响更大些。比如低成 本的 PCB 通常有±15％变化，意即如果工程师指定 PCB 走线为 65Ω阻抗，供应商可以保证 阻抗在 55.25Ω（65Ω－15％）和 74.75Ω（65Ω＋15％）之间。串扰造成阻抗额外的变化。 串扰导致变化的影响与走线间隙、介电常数和叠层有关。串扰将在第二节详细讨论。 对于短线， 如果最小的数字脉冲宽度与传输线的延迟 TD 比较是长的话， 就用源端接因为 它可以消除驱动电流到地的分流。对于长线，数字脉冲的宽度小于传输线的时间延迟 TD，负 载端接是最优的。后面的这种情况，会有多个信号在传输线上（叫做 pipeline 模式） 。因为从 负载来的反射会反射回源干扰信号传输到信号线上，反射一定要在负载端排除。- 17 -UnRisCLte容最初表现类似短路并且在上升沿和下降沿期间用电阻 R 端接传输线，电阻 R 等于传输线的Load impedance matched to line impedancered高速电路设计指南1.4 传输线参数 传输线由两个或多个导带或导线组成， 电信号沿导带或导线传播， 常见的传输线有同轴电缆、平行双导线、微带线、带状线等。传输线 的基本参数是特性阻抗和传输延迟。1.4.1 特性阻抗传输线是一个分布参数网络，电压和电流在其上的振幅和相位都 可能发生变化。根据电磁场理论知道，传输线的导体上存在电阻，电感，导体间存在着电容和漏电导。我们用 R、L、C、G 来表示传输线我们把传输线分割成无数个无限小的线元，则此线元可视为集总参数电路，图 1.26 给出dV = -( Rdz + jwLdz ) I通过电容 C 和电感 G 的电流 dI 为dI = -(Gdz + jwCdz )VegdV dI R L C dzUnR图 1.26同时求解（1.9）式两个方程，给出 V(z)和 I(z)的波动方程为线元 dz 的集总参数等效电 路d V (z) - g 2V ( z ) = 0 dz 2- 18 -2isG了线元 dz 的集总参数等效电路。沿线元 dz 的压降 dV 可用下式表示te(1.9-a) (1.9-b) (1.10-a)单位长度的分布电阻、分布电感、分布电容和分布电导。red第一章 理想传输线的设计d 2 I ( z) - g 2 I ( z) = 0 dz 2式中(1.10-b)g = a + jb = ( r + jwL)(G + jwC )(1.11)为复传播常数，并且是频率的函数。可以找出方程（1.10）的行波解为V ( z ) = V0+ e -gz + V0- egzI ( z ) = I 0+ e -gz + I 0- e gz(1.12-a) (1.12-b)由（1.9-a）和（1.12-a）得到线上的电流为I ( z) = 1 (V0+ e -gz - V0- e gz ) Z0(1.13)Z0 =（1.12-b）同（1.14）比较得到 Z0 与传输线上电压、电流的关系为V0+ V= Z 0 = - 0+ I0 I0eg由（1.15）可以看出，特性阻抗的定义为传输线上行波电压与电流之比。在高频情况下，传输线的分布感抗要远远大于其分布电阻，分布容抗 远远大于其分布电导jwL && R ， jwC && G因此，我们可以忽略 R 和 G，得到特性阻抗的近似值Z0 =UL CnR这时，电压和电流波的一般解可写为V ( z ) = V0+ e - jbz + V0- e jbzisr + j wL G + j wCte(1.14) (1.15) (1.16) (1.17-a)- 19 -式中，Z0 为特性阻抗，其值为red公式中的 e -gz 项表示波向＋z 方向传播， egz 项表示波向－z 方向传播。高速电路设计指南I (z) =V0+ - jbz V0- jbz e e Z0 Z0(1.18-b)式中b = w LC以上介绍了特性阻抗的基本理论，下面就不同布线方式的特性阻抗进行介绍：（1）表层微带线的特性阻抗微带线是在接地层上由电介质隔开的印制电导线。印制导线的厚度、宽度、印制导线与式中：Z0――微带线的特性阻抗（Ω） W――印制导线宽度（英寸） t――印制导线厚度（英寸） h――电介质厚度（英寸）εγ――印制电路板电介质的相对介电常数- 20 -UnReg地层的距离以及电介质的介电常数决定了微带线的特性阻抗。is图 1.27 表层微带线tered第一章 理想传输线的设计图 1.28 微带线的特性阻抗例（εγ=5.5，t=35?m）（2）埋入微带线U当覆盖在导线上的介质层厚度超过 0.025mm 时，特性阻抗的计算方法请参见标准 IPC-D-317，如果当覆盖在导线上的介质层厚度小于 0.025mm 时，其特性阻抗请参照标准 IPC-2221 的 Table6-2。（3）层间带状线nR图 1.29 埋入微带线- 21 -egistered高速电路设计指南带状线是于两个接地层之间的印制导线。它的特性阻抗和印制导线的宽度、厚度、 电介质的介电常数以及两个接层的距离有关。图 1.30 带状线式中： Z0――带状线的特性阻抗（Ω） W――印制导线宽度（英寸） T――印制导线厚度（英寸）H―― 导线与地层之间的距离（英寸）- 22 -UnRegistered特性阻抗的计算方法：第一章 理想传输线的设计εγ――印制电路板电介质的相对介电常数（4）非对称带状线特性阻抗的计算方法：式中： Z0――非对称带状线的特性阻抗（Ω）- 23 -UnR图 1.32 非对称带状线egis图 1.31 带状线和特性阻抗例（εγ=5.5，t=35?m）tered高速电路设计指南W――印制导线宽度（英寸） T――印制导线厚度（英寸） H―― 导线与地层之间的距离（英寸） εγ――印制电路板电介质的相对介电常数1.4.2 传输速率、时间一个传输线的微分线段（l）的等效电路已知如下I1Nv1V2L设单位长度常量 γl=αl+jβl这里 v1-αlv1- jβl是从 v1 到 v2 的相位变化。v1 ln( ) = ln e (al + jbl ) = al + jbl = rl v2 1 1 = ln[1 + Zs ( + ] zp z 0 \ rl = ln{1 + ZS[- 24 -Uv2=v1 =v1-rl-αl+ v1- jβl是从 v1 到 v2 的信号衰减；nRZPZ 0 1 × ZP + Z 0 ZS + ZPZ 0 ( ZP + Z 0 ) v1 ZS ( ZP + Z 0) + ZPZ 0 或 = v2 ZPZ 0 1 1 = 1 + ZS ( + ) ZP Z 0 v 2 = v1l (G + jwc ) + l (G + jwc )]} ZSegistered第一章 理想传输线的设计令 YP=l(G+jwc) 当 l 极小时，YP 极小，若频率极高，则 R、G 可以忽略 因此:rl = jwl LC = jblV=W = b1 LC即信号在传输线中的传播速度单元线长的传输延迟可见，传输线上串联电感越大，并联电容越大，信号的传输速度越低， 对于低频电路，电信号的传输延迟可以不予考虑。但在高频传输线中，由于电介质的损 耗，造成传输延迟，从而影响传输信号的波形。传输延迟主要取决于印制电路板的介电常数 εγ。微带线的传输延迟时间，可用下式近似计算：t pd = 1.017 0.475e r + 0.67 ns/ft可见，传输延迟仅取决于介电常数，而与线宽或间隔无关。对 FR-4 板（er@4.5） ，信号传 输速度约为 15cm/ns。 带状线就是一条置于两层导电平面之间的电介质中间的铜带。如果线的厚度和宽度，介 质的介电常数，以及两层接地平面的距离都是可控的，则线的特性阻抗也是可控的，且精度 在 10%之内。理论上，带状线的特性阻抗为： 带状线的传输延迟为U微带线的传输延迟为：nRegtpd =1 = LC Vis- 25 -tereYP ] = ln(1 + YPZS ) ZS A2 A3 Q ln(1 + A) = A + - L ,同时 YPZS áá1 2 3 \ rl = YPZS = l ( R + jwl )(G + jwc ) rl = ln[1 + ZSd高速电路设计指南t pd = 1.017 e r ns/ft对 FR-4 板（er@4.5） 信号传输速度约为 12cm/ns。同样，传输延迟与线宽或间距无关 ，信号传输速度约为 传输延迟与线宽或间距无关。1.4.3 用于 SPICE 仿真的等效线路模型传输线的等效电路模型:传输线的等效电路由电感 L’电阻 R’电容 C’和传导力 G’组成，所有这些值都是 所有这些值都是阻抗值是一个需花时间计算的一个复杂 实际中这个等式很难处理 实际中这个等式很难处理，原因为：首先，阻抗值是一个需花时间计算的一个复杂 的值，其次，阻抗与频率有关 阻抗与频率有关，在数字电路中，必须认为许多频率是同时发生的 必须认为许多频率是同时发生的。 Loss-free 传输线：感应阻抗 在数字电路中低频通常不会被重视 在数字电路中低频通常不会被重视。在超过 10KHz 的高频电路中，感应阻抗 jwL’与 导纳 公式中 导线阻抗 R’相比非常大，导纳 jwC’比相应的传导力 G’相比大许多，公式中 R’和 G’可以 被忽略。传输线的等效电路可缩减为U传输阻抗公式可缩减为 Z0=可以与频率无关， 传输电路的重要参数传输时间 这时变成：p=τ= L'?C ' 传输电路的重要参数传输时间， t 率 f0=nRL' ，阻抗这时变成一个像阻值一样的实值 阻抗这时变成一个像阻值一样的实值，Z0 这时 C';Cut-off 频1 当 L’，C’ C’→0，f0 = ∞ 2p L'?C '- 26 -egiste单位长度的，阻抗计算公式为 阻抗计算公式为：Z0=jwL'+ R' jwC '+G 'red第一章 理想传输线的设计在典型传输线（同轴电缆、双绞线）传输时间变成：tp=5ns/m， 传输速度 v=2×105km/s(大约为光速的 60%)。1.5 设计举例1.5.1 设计背景某项目系统时钟驱动采用 3.3V 锁相环时钟驱动芯片 A，该芯片可以同时提供 16 路低偏 移， 低抖动的时钟输出， 时钟接收芯片为 B， 系统工作方式为单点对单点， 工作时钟 77MHZ， 时钟板在背板 7、8 号槽位，功能单板分布在背板其他槽位，每槽位间距 25.4mm，和时钟板误差小于 2nS。1.5.2 设计目的定。确定系统时钟的特性组抗、最佳端接方式、传输延迟的计算以及时钟单板叠层方式的确1.5.3 确定特性阻抗考虑到接插件对 77M 时钟的影响不是很大，在系统分析时，我们忽略其影响，模拟出来的等我们对特征阻抗从 30OHM 到 80OHM 进行扫描仿真，发现在这阻抗范围内，接收端的 波形都能满足要求。 下图是特征阻抗为 50OHM 接收端仿真波形，接收器 B 的高门限为 2 伏，低门限为 0.8 伏，下图波形虽然有一些过冲和下冲，但不影响 B 的正常工作。UnR- 27 -eg效电路如图：is按布线最坏的情况考虑，每块单板上时钟走线定为 2000MIL，背板上走线按 9000MIL，tered相隔最远的槽位有 203.2mm，最近的为 25.4mm。根据时序分析，系统要求所有时钟传输延迟高速电路设计指南结论： 虽然仿真结果显示特征阻抗控制在 30OHM 到 80OHM 内， 系统均能正常工作，但考虑到 PCB 厂家的加工能力以及布线的约束条件，我们选择系统时钟的特性阻抗控制在 50 OHM1.5.4 确定匹配方式串行端接仿真波形：(串接电阻 10OHM)(以下均在布线最坏的情况也即布线最长的情况考虑)并行端接仿真波形 1： （上拉电压 3.3V，上拉电阻 300OHM）- 28 -UnRegistered第一章 理想传输线的设计并行端接仿真波形 2： （下拉电压 0V，上拉电阻 150OHM）不加任何端接的仿真波形:UnR- 29 -egistered高速电路设计指南我们还仿真了其他几种端接方式如二极管端接、戴维南端接等等，效果都不太理想。比较以 上几种接收端的波形（黑色） ，我们可以看到在进行串行匹配时，波形是最佳的。 为消除传 输线上的反射，我们选取串行端接为系统时钟的端接方式。通过仿真及阻抗计算可知，当时钟信号控制在特征阻抗 50OHM 时，微带线的传导延迟 大约为 150PS/in 带状线约 180PS/in，按相差最坏情况计算，背板加单板时钟走线最长为 13000MIL，最短为 5000MIL，则系统时钟传导时间分别为：T长 = 13 X 0.18 = 2.34nST短 = 5 X 0.15 = 0.75nS两者最大传输延迟相差 1.59nS，小于系统要求的 2nS，时钟线不需要进行等 长设计。1.5.6 计算单板叠层时钟板共 8 层，4 个信号层，4 个平面层，板厚 2MM， 根据上面的仿真结果及系统设 计要求:单板阻抗控制为 50OHM，根据特征阻抗来进行叠层设计时主要考虑以下三个主要因 素： Er：板材的介电常数 H：层间介质的厚度- 30 -UnReg1.5.5 确定传输延迟istered第一章 理想传输线的设计W：布线宽度 下面根据这三个因素，给出一个指导性的设计步骤： 第一步，确定选用的基材。不同材料的介电常数（Er）差异很大。一般目前最常用的材 料如 FR4，有供应商提供的 Er 在 4.4~5.2（1MHz 条件下测得） ，通常取 4.5 进行计算。Er 影 响信号在板上传递速率，是决定传输线特性阻抗的重要因素。 第二步，确定介质厚度和线宽。然后，首先要评估电路的布局布线密度，确定完成布线 需要的布线层数，电源层数，再根据阻抗控制要求确定需要增加几个参考地平面。同时考虑 布通率，选定每一层大约的布线宽度。 介质厚度和线宽的确定是一个交互的反复的过程，一般，在同样的阻抗要求下，如果板 厚度受限制，则层数越高，层间介质厚度（H）越小，布线宽度（W）也就越细。在 CADENCE 软件的帮助下，结合厂家的加工工艺及布线要求，我们通过计算得到了如 下的叠层方式：5.6milnR Ueg12mil 9.0mil 12mil 9mil 12mil 5.6mil______________1oz(GND)______________1oz(sig2) ______________1oz(VCC)______________1oz(GND) ______________1oz(sig3)______________1oz(GND) 1080×2______________0.5oz(bottom)is_____________ 0.5oz(top)te1080×2- 31 -red在叠层时为避免层压后翘曲，芯板及半固化片叠合还要遵循“对称”原则。高速电路设计指南按照此种叠层方式， 要控制传输线的特征阻抗为 50OHM， top、 bottom 走线宽度为 8mil。 sig2、sig3 走线宽度为 7mil。- 32 -UnRegistered高速电路设计指南第二章 串扰的研究2.1 互感和互容串扰，即能量从一条线耦合到另一条线上，当不同导线（传输线）产生的电磁场发生相 互作用时就会产生。在数字电路系统中，串扰现象相当普遍，串扰可以发生在芯片内核、芯 片的封装、PCB 板上、接插件上、以及连接线缆上。随着系统向更小型化及更高速度方向发 展，串扰对系统设计的影响也显著加大了，设计工程师必须了解串扰产生的机理以及找到更 好的方法使串扰产生的负面影响最小化。串扰会改变总线中受串扰传输线的特性，即等价地改变了传输线的特性阻抗与传输速度，这 样就对系统的时序及信号完整性带来了不利的影响。另外串扰会对其它的传输线造成噪声，这样更进一步地降低了信号质量以及降低了信号的噪声余量。串扰的这些因素使系统在很大互感是产生串扰的两个机理之一。互感通过电磁场效应将电流从驱动线路感应到邻近的 “受害”线路上。当然这要发生在受害的传输线与驱动线路足够近，这样驱动线路电流产生 的磁场包围了“受害”传输线，从而在该传输线上产生了感应电流。通过磁场产生的感应电 流在电路原理中是通过互感来表现的，互感 L 将在受害线路上叠加上一个电压噪声，其大小 与驱动线路上驱动电流的变化成正比。由互感（Lm）产生的噪声的计算公式为Vnoise , Lm = LmdI driver dtegis因为感应噪声与电流的变化及互感成正比，所以互感在高速数字电路设计中相当的普遍 而且重要。互容是产生串扰的另一个机理。互容可以简单地定义为两个电极通过电场的耦合，电场 的耦合在电路原理上是用互容来表示的。互容（Cm）会对受害传输线产生一个感应电流，该 电流正比于驱动线路上电压的变化速度I noise,Cm = C mUnRdVdriver dt同样，这个感应噪声正比于电压的变化速率及互容的大小，因此互容在高速数字电路设 计中也变得相当重要。当然，式 2.1 与式 2.2 只能简单地解释耦合噪声产生的机理。- 33 -te程度上取决于传输线间的数据切换模式、线与线的间距以及驱动器的开关速度。re（2.1） （2.2）d在多传输线的 PCB 系统中，大量的线与线间的耦合，会产生两方面的有害影响。首先，高速电路设计指南2.2 电感和电容矩阵在系统中，传输线间若有比较明显的耦合现象的话（即传输线间足够近） ，那么传输 线就不能当成单传输线来处理， 它的电气特性就不能仅仅用它的单位电感与单位电容来表示。 在多传输线系统中要完整地来评价传输线的电气特性必须考虑线间的互感与互容，下面两个 式子描述了多传输线系统（共 N 条传输线）中耦合产生的的电气特性，一般都用电感与电容 矩阵来表示多传输线的电气特性，这两个矩阵一般也称为传输线矩阵。LmatrixC matrix表示传输线 N 的总电容，它包括了传输线 N 自身对地的电容以及与其它所有传输线的互容。nR导egC CC MN 表示传输线 M 与传输线 N 间的互容。如图 2.1 的双传输线系统中，传输线 1 的总电容U图 2.1双导线系统中电容示意图C11 = C1g + C12 ，同样对传输线 2 有 C 22 = C 2 g + C12 。- 34 -is导 C式中，L NN 是传输线 N 自身的电感， LMN 是传输线 M 与传输线 N 间的互感。 NN 而 CteéC11 C12 L C1N ù êC ú C 22 ú = ê 21 êM ú O ê ú L C NN ? ?C N 1re（2.4）dé L11 L12 L L1N ù êL ú L22 ú = ê 21 êM ú O ê ú L L NN ? ? LN 1（2.3）第二章 串扰的研究2.3 场仿真场仿真器用于多传输线系统中对传输线间的电磁交互作用进行建模，并计算传输线 的特性阻抗、传输速度以及自身、相互间的参数。它的输出一般就是代表传输线电感与电容 的典型传输线矩阵。这些矩阵是等效电路模型的基础，仿真器用它们来计算特性阻抗、传输 速度以及串扰。场仿真一般分为两类：基于静电学的二维仿真与基于全波的三维仿真。 所有的二维仿真器会给出电感、电容矩阵对应长度关系的函数，而这个函数是最适合于 互连分析与建模的。二维仿真器的优点是它们使用方法一般比较简单而且计算速度很快。缺 点是它的计算方法相对比较简单，只是基于对静态电场的计算，而没有考虑频域引起的其它 参数如内部电感以及趋肤电阻等因素。但是在一般的高速数字电路设计中用二维来仿真也足 阻与电感等因素。 够了，毕竟互连的结构在原理上还是比较简单的，而且可以用别的方法计算如频率有关的电三维仿真器的优点是它会在三维结构上（包含时域与频域）进行详细的计算，它可 以得到频率有关的损耗、内部电感、色散以及其它的电磁参数。这些仿真器对任何结构都是 算时间相当长，一般需要几个小时甚至几天，不像二维仿真器那样几秒钟就能解决问题。 通过直接解马克维尔方程来得到这些产生的，它的缺点是使用比较复杂，价格昂贵，而且计大小取决于相邻传输线间互感与互容的大小。驱nR UI( 图 2.2 Ineareg互 Ifar(我们在第一节中已经介绍过了，串扰是由互容与互感共同作用产生的结果，串扰的驱动电流方互容与互感引起的感应电流方向在图 2.2 中，如果在传输线 1 中注入信号，那么在相邻的传输线上会产生由互感与互容 引起的感应电流。为介绍方便我们定义如下词汇，近端串扰是指在受干扰传输线上离干扰传 输线的驱动端相近的那一端看到的串扰（也叫反向串扰） ，远端串扰是指在受干扰传输线上与- 35 -is2.4 串扰引起的噪声te线 线red高速电路设计指南干扰传输线驱动端隔得比较远的那一端看到的串扰（也叫前向串扰） 。在受干扰传输线上由互 容产生的感应电流分为两部分分别流向近端与远端， 由互感产生的感应电流从远端流向近端， 这是因为互感产生与源电流方向相反的感应电流。这样，图 2.2 中近端的串扰电流与远端的 串扰电流分别为：I near = I ( Lm ) + I near (C m ) I far = I far (C m ) - I ( Lm )（2.5）在远端与近端的串扰噪声可以从图 2.3 中看出来。当一个数字脉冲信号沿着信号线传输 时，上升沿与下降沿就会在邻近线上产生连续的噪声（因为从式 2.1 与式 2.2 可以看出，只有 在信号变化时才会有感应电压与感应电流） 。在我们的讨论中，假设信号的上升时间与下降时 间是远小于传输线的传输时间的（如果上升或下降时间与传输线的传输时间具有可比性，那 么我们就不用考虑传输线效应了，更不用提传输线的串扰了） 。结合图 2.2 与图 2.3 中我们可 以看出，远端噪声与驱动线路上的信号边沿同时向远端传输，而近端噪声在信号边沿产生并向近端传输。因此，在驱动线路上当信号边沿到达远端的时候即 t=TD（这儿 TD 表示传输线 的传输延时） ，远端串扰才会到达受干扰传输线的远端，而此时在受干扰线上近端串扰信号还 t=2TD 时间内产生，即会持续 2TD 时间。而远端串扰仅仅发生在 t=TD 时刻，而且它的持续 时间基本上就等于信号的上升时间或下降时间（因为驱动端的信号只在这一时间段内发生变 化） 。 会再沿着传输线返回，因此，在一对两端都理想端接匹配的传输线中，近端串扰会在 t=0 与UnR驱动信号注入到传输线的始端 驱动信号的边沿 近端串扰脉冲 近端 远端串扰 驱动信号传输到传输线的中间 - 36 T=1/2TD 远端egistered第二章 串扰的研究近端远端驱动信号传输到传输线的终端 T=TD近端 远端噪声到达远端图 2.3串扰噪声产生时刻示意图在干扰源传输线驱动信号从低到高的变化过程中，在邻近传输线上产生的近端干扰与远 端干扰如图 2.4 所示。近端串扰持续的时间远大于远端串扰的持续时间，另外从式 2.5 可以看 出，近端串扰的大小为互感与互容产生的噪声之和，而远端串扰则是这两个之差，因此近端V 驱动到传输线的波形串扰的幅度大于远端串扰的幅度。在设计中，应用特定的叠层结构与走线方法，远端串扰是 有可能完全消除的，而对近端串扰则是不可能完全消除的，对在点与点传输的线路中，进行 源端的串联电阻匹配是消除近端串扰影响的最有效的方法。另外，串扰的幅度与传输线间的 平行长度成正比， 即平行长度越长， 串扰越大， 但这有一个极限， 即平行长度到一定程度后， 串扰的幅度也到了极限，并不会随之增加了，这是因为干扰传输线并不会将全部的能量耦合 到受干扰传输线上，而且受干扰传输线上的感应电流产生的电磁场发过来会耦合到干扰传输 线上。当然这个长度极限是相当长的，这需要仿真器仿真得到。 在对图 2.3 的分析中需要注意的是有两点，第一，信号的上升时间是远小于传输线的延 迟时间的，第二，我们假设了驱动线路的源端与终端、受干扰线路的近端与远端都是理想匹 配的，以免引起一系列的来回反射。UnR图 2.4上升沿产生的远端与近端串扰eg近端串 远端串 - 37 -istered高速电路设计指南2.5 用等效电路模型来仿真串扰等效电路模型是用来仿真串扰最普遍也是最简单的方法。图 2.5 表示了在 SPICE 仿真中 一对被分割成 N 段的耦合传输线的等效电路模型，N 是线段的数目，它的大小取决于被分割 成的单线段在模型上能被当作分布式的电阻、电容与电感处理。在传输线中，N 的大小取决 于系统中最快的边缘速度，一个比较好的规则是单段的传输延时应该小于信号上升时间（或 下降时间）的十分之一。La(1)Ca(1)Ra(1)?? ?La(n)Ca(n)Ra(n)Ga(1) K1 KnGa(n)?? ?Cm(1)Cm(n)?? ?Lb(1) Cb(1) Rb(1) Gb(1)Lb(n)is?? ? 图 2.5在 SPICE 类型的仿真器中互感一般用耦合系数 K 来表示线间的电感耦合：K=L12nReg双耦合线的等效电路模型L11 L222.6 由串扰引起的传输时间及信号完整性的变化在多传输线系统中，如果有明显的耦合现象存在，那么随着线路驱动方式的变化传输线 有效的特性阻抗及传输延时也会发生变化，这是因为在耦合传输线中随着数据驱动方式的不 同电磁场间的相互作用也会发生不同的变化。从单传输线的实际效果来看，这些不同的数据 驱动模式会改变它的等效电感与电容。分析这些特征参数的变化是分析时序与信号完整性的 基础，因此在高密度走线及高速系统中考虑与分析这些变化变得相当重要。这一部分我们阐 述由串扰引起的特征阻抗及传输速度的变化对信号完整性及时序产生的影响，另外介绍在多 传输线系统中等效建模来简化信号完整性分析的方法。- 38 -U这儿， L12 是传输线 1 与 2 间的互感， L11 与 L22 是传输线 1 与传输线 2 自身的电感。teCb(n)reRb(n) Gb(n)（2.6）d第二章 串扰的研究2.6.1 传输线驱动模式对信号完整性的影响当多条传输线相互间靠得足够近时，电场与磁场会随着传输线上信号模式的不同产生不 同的作用，这样的后果是这些相互间的作用会改变传输线的等效特征阻抗与传输速度。当一 条传输线邻近的所有传输线上的数据（如总线）向某个特定的模式切换时，那么产生的后果 最为严重，这严重影响传输线的信号完整性，因此在系统设计中考虑这一点非常重要。 奇模式传输方式是指在一对耦合传输线上驱动的电流大小相同而相位相反。奇模式产生 的影响是线对间的有效互容会增加一倍而等效电感会下降。为了计算在相邻传输线奇模式的 传输方式对特征阻抗与传输速度的影响，用图 2.6a 的等效模型。UnR- 39 -egistered高速电路设计指南I1L11 + V1 C1g K Cm -I2L22 + V2 -L11 I1 + V1 -isL22 + V2I2egI2 C2gKnR图 2.6bU计算等效特征阻抗与传输速度的等效模型在奇模式的传输方式下，线上的电流 I 1 与 I 2 的一直都是大小相同，方向相反的。首先我 们计算奇模式对互感的影响，见图 2.6b 简化模型，假定相邻的传输线是完全相同的，即L11 = L22 = L0 ，根据式 2.1，应用基尔霍夫电压定律有：dI 1 dI + Lm 2 dt dt dI dI V2 = L0 2 + Lm 1 dt dt V1 = L0- 40 -teC1g Cm V2IcreV1a（2.7）dC2g第二章 串扰的研究因为在奇模式传输下数据的切换永远是相反的， 那么有 I 1 = - I 2 及 V1 = -V2 。 代入式 2.7 得：dI 1 d (- I 1 ) dI + Lm = ( L 0 - Lm ) 1 dt dt dt dI d (- I 2 ) dI V 2 = L0 2 + Lm = ( L 0 - Lm ) 2 dt dt dt V1 = L0因此在一对耦合线的系统中，从传输线 1 的角度看奇模式的等效电感为：（2.8）Lodd = L11 - Lm = L11 - L12（2.9）同样可以得到奇模式对互容的影响。对图 2.6c 运用基尔霍夫电流定理有（假定 ： C1g = C 2 g = C 0 ）将 V1 = -V2 代入有：因此在一对耦合线的系统中，从传输线 1 的角度看奇模式的等效电容为：从而，在奇模式耦合传输线系统中，传输线的特征阻抗与传输线单位长度的时延（当 L 的单位为 nH，C 的单位为 pF 时，TD 的单位为 ps/inch）为：UC odd = C 0 + 2C m =C 11 +C mnRLodd L11 - L12 = C odd C11 + C12dV1 d (V 1-( -V1 )) dV + Cm = (C 0 +2C m ) 1 dt dt dt dV d (V 2-(V2 )) dV I 2 = C0 2 + Cm = (C 0 +2C m ) 2 dt dt dt I1 = C0egis（2.11） （2.12） （2.13）- 41 -Z odd =TDodd = Lodd C odd = ( L11 - L12 )(C11 + C12 )偶模式传输方式是指在一对耦合传输线上驱动的电流大小与相位都相同。偶模式产生的 影响是线对间的有效互容会减小为 0 而有效互感会增加一倍。tedV1 d (V 1-V2 ) dV dV + Cm = (C 0 +C m ) 1 - C m 2 dt dt dt dt dV2 d (V 2-V1 ) dV2 dV1 I 2 = C0 + Cm = (C 0 +C m ) - Cm dt dt dt dt I1 = C0re（2.10）d高速电路设计指南对图 2.6， 在偶模式的传输方式下， 线上的电流 I 1 与 I 2 的一直都是大小方向相同的。 首先我们考虑对互感的影响， 及 V1 = V2 。代入式 2.8 得： 因为在偶模式传输下数据的切换永远是相同的， 即有 I 1 = I 2dI 1 d (I1 ) dI + Lm = ( L 0 + Lm ) 1 dt dt dt dI d (I 2 ) dI V 2 = L0 2 + Lm = ( L 0 + Lm ) 2 dt dt dt V1 = L0因此在一对耦合线的系统中，从传输线 1 的角度看偶模式的等效电感为：（2.14）Leven = L11 + Lm = L11 + L12同样可以得到偶模式对互容的影响，将 V1 = V2 代入式 2.11 有：（2.15）C even = C 0 =C 11 -C meg因此在一对耦合线的系统中，从传输线 1 的角度看偶模式的等效电容为： （2.17）- 42 -UnR从而，在偶模式耦合传输线系统中，传输线的特征阻抗与传输线单位长度的时延为：isdV1 d (V 1-V1 ) dV + Cm = C0 1 dt dt dt dV2 d (V 2-V2 ) dV I 2 = C0 + Cm = C0 2 dt dt dt I1 = C0tere（2.16）d第二章 串扰的研究Z even =Leven L11 + L12 = C even C11 - C12（2.18）TDeven = Leven C even = ( L11 + L12 )(C11 - C12 )奇模式的电场示意图偶模式的电场示意图奇模式的磁场示意图偶模式的磁场示意图图 2.7双导线系统中奇偶模式的电场与磁场两段传输线的电位是完全相同的，没有电位差，因此线间没有产生互容的因素。这就很容易 理解了在偶模式下传输线的电容是总电容减去它们间的互容，即此时传输线的电容只有它自 身对地的电容。由于在奇模式中传输线的电位相反，因此他们间的互容会增加一倍，传输线 流总是相反的，两段传输线电流产生的磁场方向相反，从整对传输线外部看磁场局部抵消， 因此总的效果来看，耦合系统中传输线的电感需要在单线电感上减去传输线间的互感。而在 偶模式传输中， 两根传输线产生的磁场方向相同， 从整对传输线的外部看周围的磁场加强了， 因此此时单线的电感需要在原来的基础上加上一个互感。 的电容需要在总电容再加上一个互容。对磁场而言，奇模式传输中，由于两根传输线上的电UnR图 2.7 描述了在简单的双传输线系统中奇模式与偶模式时的电磁场形状。在偶模式中，egis- 43 -tered高速电路设计指南图 2.8 表示了在由奇模式与偶模式引起的阻抗与速度的变化对传输线信号传输的影响， 虽然这个例子中只有三条传输线，仿真的结果还是能直观地表示了串扰对多传输线系统的影 响。可以看出串扰在很大程度上影响了信号完整性，而且奇模式与偶模式下的表现效果完全 不同。由于信号完整性在很大程度上取决于驱动端源阻抗以及传输线阻抗、接收端接收阻抗 匹配情况等因素，而线间的耦合程度以及奇偶模式在很大程度上改变了传输线的特征阻抗， 这样奇偶模式就很可能改变了原来的线路匹配，并且奇偶模式改变了传输线的传输速度，因 此它对信号完整性的影响是相当大的。因为在一群传输线中相邻的两条传输线对该传输线的 串扰最大，所以这种用三条传输线来分析串扰影响的方法一般对设计估计来说是足够了，而 VNormal观察点察 点 点 电 压 Odd EvenNormal Odd时间 t图 2.8奇偶模式串扰对信号时序的影响且对系统的表现来说也是最简洁的估计方法。2.6.2 用单传输线的等效模型来模拟多传输线系统中的传输线单传输线的等效模型来模拟串扰产生的因素。同样在多传输线系统中，可以用同样的方法得 到系统中每一根传输线的等效特征阻抗与有效的传输速度。由于这种方法计算非常简单，就 可以很容易地估计系统总线中串扰产生的最坏的情况。 多传输线系统中，要计算特定的数据切换模式下传输线的特征阻抗与传播速度，只需要 得到该模式下它的电感与电容即可。如我们要计算多传输线系统中某一条传输线的等效电感 与电容，则我们只要逐一考虑系统中对它有耦合作用（电场耦合与磁场耦合）的其它传输线 与该目标传输线间的数据模式关系。如果干扰传输线与目标传输线（受干扰源）数据的切换 方式相同（偶模式） ，那么计算目标传输线的电感时需要加上它们间的互感，而电容则需要减 去他们间的互容。如果干扰传输线与目标传输线数据的切换方式相反（奇模式） ，那么机双目 标传输线的电感时需要减去它们间的互感，而电容则需要加上他们间的互容。当计算完所有- 44 -U在耦合的双传输线系统中，在得到奇模式与偶模式的特征阻抗与传输速度后，就可以用nRegEvenisteV1V2reV3观VdV第二章 串扰的研究邻近的传输线对它的影响后，就得到了目标传输线的等效电容与有等电感。如图 2.9a 中要计 算传输线 2 的等效特性阻抗与传输速度， 由于线 1 与线 2、 3 与线 2 间的耦合都是偶模式， 线 因此可以迅速得到以下结果：L2,eff = L22 + L12 + L32 C 2,eff = C 22 - C12 - C 32 Z 2,eff = L2,eff C 2,eff = L22 + L12 + L32 C 22 - C12 -C 32(2.19)TD2,eff = L2,eff C 2,eff = ( L22 + L12 + L32 )(C 22 - C12 -C 32 )对图 2.9b，由于线 1 与线 2 间是奇模式，线 3 与线 2 间是偶模式，因此：Z 2,eff =L2,eff C 2,eff=L22 - L12 + L32 C 22 + C12 -C 32TD2,eff = L2,eff C 2,eff = ( L22 - L12 + L32 )(C 22 + C12 -C 32 )需要注意的是这种用单线的等效电路模型来模拟多传输线系统只适合于干扰传输线与受 干扰传输线完全平行的情况， 若传输线电流方向不平行， 此时的串扰分析必须使用仿真器了。 另外需要指出的是这种单线等效电路模型的方法只是多传输线系统中对目标传输线串扰的大 致估计， 它适合于在布线前的设计阶段对串扰的快速估计， 得到大致的解空间 （Solution Space） ， 布线后精确的仿真必须通过仿真器用完整的模型来仿真。Bit1nRBit3 图 2.9Bit2egBit1isBit2 地平U地平a 平面总线中不同的数据切换方式teb 平面re（2.20） Bit3- 45 -C 2,eff = C 22 + C12 - C32dL2,eff = L22 - L12 + L32高速电路设计指南2.7 串扰的变化趋势互感与互容的大小影响了串扰的大小，从而等价地改变了传输线特征阻抗与传输速度。 反过来，传输线的几何形状在很大程度上影响了互感与互容的变化，因此传输线本身的特征 阻抗对这些参数也有影响。在同一介质内的传输线，相对于高阻抗传输线而言，低阻抗传输 线对串扰引起的阻抗变化更小一些，这是因为低阻抗的传输线与参考平面（地平面）间的耦 合更加强烈（表现出对地更高的电容） ，与参考平面间的耦合更紧密，那么它与邻近传输线的 耦合就会弱一些。一般可以通过加宽走线、降低信号层与平面层的介质厚度或采用低介电常 数的介质可以降低传输线的特征阻抗，但是加宽走线会减少 PCB 板上的走线数量，降低介电 常数会增加成本。大，不管是奇模式还是偶模式，传输线的特征阻抗都是逐渐靠近它自身的特征阻抗（不考虑其它传输线时的阻抗） 。另外在线间距很小的情况下，传输线自身的阻抗也是要小于它的最终 阻抗的， 这并不是邻近传输线串扰的影响， 而是邻近传输线的存在提高了该传输线的电容 （从 由图可见，在相同的线间距下，不管是奇模式还是偶模式，高阻抗传输线的阻抗变化幅度比 低阻抗传输线的变化要大。图中只是考虑了旁边一根传输线对它的影响，若在多传输线系统 中，阻抗的变化幅度会更大。 图 2.1 中就可以看出） ，从而降低了特征阻抗。在高密度 PCB 设计中，必须考虑这点因素。- 46 -UnRegistered图 2.10 表示了奇偶模式下线间距的变化对传输线特征阻抗的影响。 随着线间距的逐渐变第二章 串扰的研究5 mil 85 80 传 输 线 特 性 阻 抗 （ ohms ） 传 输 线 特 性 阻 抗 （ ohms ） 60 55 50 45 40 5 10 15 传输线间距（s），mils Even mode 65 75 70 75 70 Single line 65 60 55 50 45 40 5 10 15 传输线间距（s），mils Odd mode Single line Odd mode Even Even modeS B Εr=4.2Z0=65 Ohm (B=24 mil)Z0=50 Ohm (B=14 mil)WegOdd mode Single line85 80 Even modeSingle linenROdd modeU图 2.10介质厚度与线间距对特征阻抗的影响isS H=5.6 mil Εr=4.2 Z0=65 Ohm (W=5 mil) Z0=50 Ohm (W=9 mil) 20 - 47 -te20red高速电路设计指南2.8 奇偶模式传输线对的终端匹配下面我们介绍一下在奇偶模式传输线对间终端的匹配方式，请注意我们只限于对一对耦 合传输线的讨论，若是多传输线系统，此种方法是不合适的，因为此时的数据切换模式的组 合方式极多，根本没办法用简单的终端匹配来解决问题。2.8.1 Pi 终端匹配网络Pi 终端匹配网络是端接奇偶耦合传输线对以减小终端反射的有效方法，如图 2.11a 的 Pi1R3+ 2 R2VSeg1＋ R3/2nRb 图 2.11-VSU奇模式时等效终端匹配Pi 终端电阻匹配网络终端匹配网络中，选择合适的 R1、R2、R3 值使传输线线对间不管是奇模式还是偶模式传输 都能在终端理想匹配。 在偶模式传输时， 点与 2 点的电压是完全相同的， 上的电流为零， 1 R3 此时上下两条传输线的终端电阻就是 R1 与 R2，要使终端匹配，那么 R1＝R2＝Zeven。在奇模 式传输时，此时 1 点与 2 点的电压完全相反，假设 1 点为正，2 点为负，那么我们可以假想 R3 的中间就是一个虚拟地，即此时 R3 可以分成相等的两段，中间为地，如图 2.11b，此时对- 48 -isR1 R3/2 2R2aPi 匹配网络示意图teredR1第二章 串扰的研究上面传输线而言，它的终端电阻就是 R3/2 与 R1 的并联，对下面传输线，它的终端电阻就是 R3/2 与 R2 的并联，要使终端理想匹配，那么它们都应该等于 Zodd。考虑奇偶都匹配的情况， 则有：R1 = R 2 = Z zodd R3 = 2 Z even Z odd Z even - Z odd（2.21）当这两条传输线是一差分线对而且是差分接收终端的时候，如图 a 的虚线所示，线对间 永远是奇模式， 此时不需要偶模式的匹配， 可以省去电阻 R1 与 R2， R1 与 R2 都为无穷大， 即 R3=2Zodd，2Zodd 就是我们通常所说的耦合传输线的差分阻抗。另外一种对奇偶模式都匹配的方法是利用 T 电阻网络， 如图 2.12a， 首先我们考虑奇模式 的情况， 1 点与 2 点的电压刚好相反，此时 3 点相当于一个虚拟地，那么这两段传输线的终 端电阻就是 R1 与 R2，要使终端匹配，那么它们必须都等于 Zodd。对偶模式，1 点与 2 点的 对偶模式而言，上面传输线的终端电阻为 R1+2R3，下面传输线的终端电阻为 R2+2R3，要使 终端匹配，那么它们都应该等于 Zeven。综合两种模式下的匹配，可以得到： 电压相等，由于 1 点与 2 点间没电流，可以用两个 2R3 的并联来代替 R3，如图 2.12b。因此R1 = R 2 = Z odd R3 = 1 (Z even - Z odd ) 2is eg同样，当该线对是差分线对时，此时不需要偶方式的匹配，得到的结果与 Pi 网络的结果 相同。2.9 串扰最小化UnR- 49 -tere（2.22）d2.8.2 T 匹配网络高速电路设计指南由于串扰在高速及高密度的 PCB 设计中非常普遍，而串扰对系统的影响都是负面的，因1R1 R3 32R2aT 匹配网络示意图R1 R3VSVS2R2b偶模式时等效终端匹配图 2.12在高密度的 PCB 设计中完全避免串扰是不可能的。以下几点帮助我们减少串扰：1、 布线条件允许的情况下，尽量拉大传输线间的距离；或者应该尽可能地减少相邻传输线 间的平行距离（累积的平行距离） ，最好在不同层间走线； 2、 在获得相同目标特征阻抗的情况下，应该将布线层与参考平面（电源平面或地平面）间 的介质层尽可能的薄，这样就加大了传输线与参考平面间的耦合度，减少相邻传输线间 的耦合； 3、 对系统中关键传输线，可以改用差分线传输以减少其它传输线对它的串扰；也可以对关 键线的两边加地线保护以减少串扰； 4、 相邻两层的信号层（中间没有平面层隔离）走线方向应该垂直以减少层间的串扰； 5、 在保证信号时序的情况下，尽可能选择转换速度低的元器件，这样电场与磁场的变化速 度慢一点，从而降低串扰；- 50 -UnR此在系统设计中我们应该在考虑不影响系统其它性能的情况下力求串扰的最小化。应该说，egT 终端电阻匹配网络iste2R3re1d第二章 串扰的研究6、 尽量少在表层走线， 因为表层线的电场耦合比中间层的要强 （表层线只有一个参考平面） 。UnR- 51 -egistered第三章克服非理想互连第三章 克服非理想互连现代技术表明在数字设计中一直朝着更高速度、更小体积的方向发展。同时，在数字设 计中以前被认为不起作用并可以忽略的因素常常变成主要的设计问题。诸如取决于频率的损 耗、阻抗不连续和拐角影响等非理想影响只是在当现代设计中必须考虑的新变数中的少数部 分。其中的一些高频影响非常难于模拟，许多大学一直在研究它们。同时，随着系统设计在 速度方面的提升，设计师不仅必须处理技术难点，还必须解决大量值得注意的变数。在本节 中我们着重于几个起到起到支配作用，在现代设计中必须注重的非理想连接问题。本节的焦 点是在过去的设计中很大程度上被忽略的，而在现代时期显得严峻的高速传输线特性。许多 任何一组模型，使用者应该持续关注其定义的近似和假定。 模型， 以前的比较简单的模型， 例如已知的短路， 在将来的有一天会被重新检视。 与之一样，3.1 传输线损耗缩小。更小的尺寸和高频含量导致在传输线中的电阻性损耗增剧。仿真传输线中的电阻性损 耗正变得越来越重要。电阻性损耗将影响数字系统的性能，它将减少信号幅度，从而影响噪 声容限，减缓上升沿，这又影响时间余量。以前是可以去忽略 PCB 和封装中的损耗，因为系 统运行在低频中。然而，现代系统需要严格的损耗分析，因为损耗通常是严重降低数字连接 性能的首要因素。在直流，电流流经整个横截面积。在此，横截面积=A=Wt。3.1.1 导体直流损耗正如第二节中指出的那样，在传输线模型中存在一个电阻元件。存在电阻元件是因为用 来制作 PCB 上的传输线的导体不是良导体。 在微带线和带状线导体中的损耗可以分解成两部- 52 -UnR图 3.1 微带线工作在直流时的电流密度。egiste因为数字系统发展和技术推动朝向更小更快的系统，传输线的几何尺寸和封装元件正在red第三章克服非理想互连分：直流和交流损耗。要特别关注在小体积，长距离线，多负载（也称作多支路）总线的直 流损耗。例如，长距离的铜线通讯线路，因为信号跌落，每隔几英里必须有中继器来接收和 重新发送数据。此外，在多处理器计算机系统设计中遇到的电阻损耗可以使得信号越过阀值 电平并减少了噪声余量。 直流损耗首先取决于两个因素：导体的电阻率和电流流经的总面积。图 3.1 表示一条微 带线在直流（0Hz）时电流的分布情况。电流流经导体的整个横截面积，电阻损耗可以使用 下面的等式计算：R=rL rL = A WtW(3.1)式中，R 是导线总电阻，ρ 是以欧姆-米为单位的导体材料电阻率（电导率的倒数） ，L 面返回路径中的损耗在常规设计中通常被忽略，因为它的横截面积相比信号线来说非常大。3.1.2 介质直流损耗因为在 PCB 中使用的介质材料并非完全绝缘，在信号导体和参考平面之间就会存在一个 直流损耗，穿越介质材料带来了电阻损耗， 。不过，对于通常的基材，直流时的介质损耗通常 微不足道，可以忽略。在 3.1.4 节将论述取决于频率的介质损耗。3.1.3 集肤效应低频时，在系统仿真中只使用直流损耗就够了，然而，随着