后使用快捷导航没有帐号？
查看: 1281|回复: 6
求助为什么2812外部RAM读写速度提不高？
在线时间507 小时
威望530 分
芯币9867 枚
TA的帖子TA的资源
纯净的硅（初级）, 积分 530, 距离下一级还需 270 积分
纯净的硅（初级）, 积分 530, 距离下一级还需 270 积分
又有问题得麻烦热心的坛友们了，我写了个2812的外部ram测试代码。
xintf.c内配置如下：
void InitXintf(void)
& & // #if&&F2812
& & // Example of chaning the timing of XINTF Zones.&&
& & // Note acutal values should be based on the hardware
& & // attached to the zone - timings presented here are
& & // for example purposes.
& & // All Zones---------------------------------
& & // Timing for all zones based on XTIMCLK = SYSCLKOUT
& & XintfRegs.XINTCNF2.bit.XTIMCLK = 0;
& & // No write buffering
& & XintfRegs.XINTCNF2.bit.WRBUFF = 0;
& & // XCLKOUT is enabled
& & XintfRegs.XINTCNF2.bit.CLKOFF = 0;
& & // XCLKOUT = XTIMCLK/2
& & XintfRegs.XINTCNF2.bit.CLKMODE = 1;& && && && &//XCLK=75MHz
& & // Zone 6:
& & // Change write access lead active trail timing
& &// When using ready, ACTIVE must be 1 or greater
& &// Lead must always be 1 or greater
& &// Use timings based on SYSCLKOUT = XTIMCLK
& & XintfRegs.XTIMING6.bit.USEREADY=0;
& & XintfRegs.XTIMING6.bit.XSIZE=3;
& & XintfRegs.XTIMING6.bit.XWRTRAIL = 1;
& & XintfRegs.XTIMING6.bit.XWRACTIVE = 2;
& & XintfRegs.XTIMING6.bit.XWRLEAD = 1;
& & XintfRegs.XTIMING6.bit.XRDLEAD = 1;
& & XintfRegs.XTIMING6.bit.XRDACTIVE = 2;
& & XintfRegs.XTIMING6.bit.XRDTRAIL = 1;
& & //Not double lead/active/trail for Zone 6
& & XintfRegs.XTIMING6.bit.X2TIMING = 0;& && && & //时钟不翻倍
& & // Zone 6 is slow, so add additional BCYC cycles when ever switching
& & // from Zone 6 to another Zone.&&This will help avoid
& & // bus contention.
& & XintfRegs.XBANK.bit.BCYC = 2;
& & XintfRegs.XBANK.bit.BANK = 6;
main函数中每次往外部RAM写16K数据，写完后将一个GPIO翻转。现在得到的结果是按上述void InitXintf(void)配置GPIO口的方波只有163Hz左右，换算过来外部RAM写入速度只有2.8MHz左右。但是按上述配置理论上应该是（150MHz/2）/（1+2+1）=18.75MHz才对吧。而且我把XWRTRAIL、XWRACTIVE、XWRLEAD这三个时间分别设为1,1,1时，GPIO输出方波频率也只增加到176Hz，而如果改为3、7、3则方波为127Hz。这和手册上说的不符合啊，有哪位坛友知道问题出在哪里吗？谢谢赐教
在线时间507 小时
威望530 分
芯币9867 枚
TA的帖子TA的资源
纯净的硅（初级）, 积分 530, 距离下一级还需 270 积分
纯净的硅（初级）, 积分 530, 距离下一级还需 270 积分
测量外部ram各引脚上的信号，发现CE和WE的确只有2MHz多点，那么应该是2812产生的信号有问题
在线时间1070 小时
威望11114 分
芯币18946 枚
E金币179 枚
TA的帖子TA的资源
本帖最后由 jishuaihu 于
09:24 编辑
没有测试过这个东西，也没有关注过。感觉测试方法没有问题
void InitXintf(void)
#if DSP28_F2812
& & // This shows how to write to the XINTF registers.&&The
& & // values used here are the default state after reset.
& & // Different hardware will require a different configuration.
& & // For an example of an XINTF configuration used with the
& & // F2812 eZdsp, refer to the examples/run_from_xintf project.
& & // Any changes to XINTF timing should only be made by code
& & // running outside of the XINTF.
& & // All Zones---------------------------------
& & // Timing for all zones based on XTIMCLK = 1/2 SYSCLKOUT
& & XintfRegs.XINTCNF2.bit.XTIMCLK = 1;
& & // No write buffering
& & XintfRegs.XINTCNF2.bit.WRBUFF = 0;
& & // XCLKOUT is enabled
& & XintfRegs.XINTCNF2.bit.CLKOFF = 0;
& & // XCLKOUT = XTIMCLK/2
& & XintfRegs.XINTCNF2.bit.CLKMODE = 1;
& & // Zone 0------------------------------------
& & // When using ready, ACTIVE must be 1 or greater
& & // Lead must always be 1 or greater
& & // Zone write timing
& & XintfRegs.XTIMING0.bit.XWRLEAD = 3;
& & XintfRegs.XTIMING0.bit.XWRACTIVE = 7;
& & XintfRegs.XTIMING0.bit.XWRTRAIL = 3;
& & // Zone read timing
& & XintfRegs.XTIMING0.bit.XRDLEAD = 3;
& & XintfRegs.XTIMING0.bit.XRDACTIVE = 7;
& & XintfRegs.XTIMING0.bit.XRDTRAIL = 3;
& & // double all Zone read/write lead/active/trail timing
& & XintfRegs.XTIMING0.bit.X2TIMING = 1;
& & // Zone will sample XREADY signal
& & XintfRegs.XTIMING0.bit.USEREADY = 1;
& & XintfRegs.XTIMING0.bit.READYMODE = 1;&&// sample asynchronous
& & // Size must be 1,1 - other values are reserved
& & XintfRegs.XTIMING0.bit.XSIZE = 3;
& & // Zone 1------------------------------------
& & // When using ready, ACTIVE must be 1 or greater
& & // Lead must always be 1 or greater
& & // Zone write timing
& & XintfRegs.XTIMING1.bit.XWRLEAD = 3;
& & XintfRegs.XTIMING1.bit.XWRACTIVE = 7;
& & XintfRegs.XTIMING1.bit.XWRTRAIL = 3;
& & // Zone read timing
& & XintfRegs.XTIMING1.bit.XRDLEAD = 3;
& & XintfRegs.XTIMING1.bit.XRDACTIVE = 7;
& & XintfRegs.XTIMING1.bit.XRDTRAIL = 3;
& & // double all Zone read/write lead/active/trail timing
& & XintfRegs.XTIMING1.bit.X2TIMING = 1;
& & // Zone will sample XREADY signal
& & XintfRegs.XTIMING1.bit.USEREADY = 1;
& & XintfRegs.XTIMING1.bit.READYMODE = 1;&&// sample asynchronous
& & // Size must be 1,1 - other values are reserved
& & XintfRegs.XTIMING1.bit.XSIZE = 3;
& & // Zone 2------------------------------------
& & // When using ready, ACTIVE must be 1 or greater
& & // Lead must always be 1 or greater
& & // Zone write timing
& & XintfRegs.XTIMING2.bit.XWRLEAD = 3;
& & XintfRegs.XTIMING2.bit.XWRACTIVE = 7;
& & XintfRegs.XTIMING2.bit.XWRTRAIL = 3;
& & // Zone read timing
& & XintfRegs.XTIMING2.bit.XRDLEAD = 3;
& & XintfRegs.XTIMING2.bit.XRDACTIVE = 7;
& & XintfRegs.XTIMING2.bit.XRDTRAIL = 3;
& & // double all Zone read/write lead/active/trail timing
& & XintfRegs.XTIMING2.bit.X2TIMING = 1;
& & // Zone will sample XREADY signal
& & XintfRegs.XTIMING2.bit.USEREADY = 1;
& & XintfRegs.XTIMING2.bit.READYMODE = 1;&&// sample asynchronous
& & // Size must be 1,1 - other values are reserved
& & XintfRegs.XTIMING2.bit.XSIZE = 3;
& & // Zone 6------------------------------------
& & // When using ready, ACTIVE must be 1 or greater
& & // Lead must always be 1 or greater
& & // Zone write timing
& & XintfRegs.XTIMING6.bit.XWRLEAD = 3;
& & XintfRegs.XTIMING6.bit.XWRACTIVE = 7;
& & XintfRegs.XTIMING6.bit.XWRTRAIL = 3;
& & // Zone read timing
& & XintfRegs.XTIMING6.bit.XRDLEAD = 3;
& & XintfRegs.XTIMING6.bit.XRDACTIVE = 7;
& & XintfRegs.XTIMING6.bit.XRDTRAIL = 3;
& & // double all Zone read/write lead/active/trail timing
& & XintfRegs.XTIMING6.bit.X2TIMING = 1;
& & // Zone will sample XREADY signal
& & XintfRegs.XTIMING6.bit.USEREADY = 1;
& & XintfRegs.XTIMING6.bit.READYMODE = 1;&&// sample asynchronous
& & // Size must be 1,1 - other values are reserved
& & XintfRegs.XTIMING6.bit.XSIZE = 3;
& & // Zone 7------------------------------------
& & // When using ready, ACTIVE must be 1 or greater
& & // Lead must always be 1 or greater
& & // Zone write timing
& & XintfRegs.XTIMING7.bit.XWRLEAD = 3;
& & XintfRegs.XTIMING7.bit.XWRACTIVE = 7;
& & XintfRegs.XTIMING7.bit.XWRTRAIL = 3;
& & // Zone read timing
& & XintfRegs.XTIMING7.bit.XRDLEAD = 3;
& & XintfRegs.XTIMING7.bit.XRDACTIVE = 7;
& & XintfRegs.XTIMING7.bit.XRDTRAIL = 3;
& & // double all Zone read/write lead/active/trail timing
& & XintfRegs.XTIMING7.bit.X2TIMING = 1;
& & // Zone will sample XREADY signal
& & XintfRegs.XTIMING7.bit.USEREADY = 1;
& & XintfRegs.XTIMING7.bit.READYMODE = 1;&&// sample asynchronous
& & // Size must be 1,1 - other values are reserved
& & XintfRegs.XTIMING7.bit.XSIZE = 3;
& & // Bank switching
& & // Assume Zone 7 is slow, so add additional BCYC cycles
& & // when ever switching from Zone 7 to another Zone.
& & // This will help avoid bus contention.
& & XintfRegs.XBANK.bit.BANK = 7;
& & XintfRegs.XBANK.bit.BCYC = 7;
& &//Force a pipeline flush to ensure that the write to
& &//the last register configured occurs before returning.
& &asm(& RPT #7 || NOP&);
& & #endif
这个是我用的初始化函数，帮忙测一下呗
这个就是TI官方例程的配置，肯定没问题。其实如果是这个配置的话，到时候调不调用这个初始化函数都一样，因为2812上电时默认就是这个配置。&
在线时间507 小时
威望530 分
芯币9867 枚
TA的帖子TA的资源
纯净的硅（初级）, 积分 530, 距离下一级还需 270 积分
纯净的硅（初级）, 积分 530, 距离下一级还需 270 积分
没有测试过这个东西，也没有关注过。感觉测试方法没有问题
void InitXintf(void)
#if DSP28_F2812
& & // This shows how to write to the XINTF registers.&&The
& & // values used here are the default state after reset.
& & // Different hardware will require a different configuration.
& & // For an example of an XINTF configuration used with the
& & // F2812 eZdsp, refer to the examples/run_from_xintf project.
& & // Any changes to XINTF timing should only be made by code
& & // running outside of the XINTF.
& & // All Zones---------------------------------
& & // Timing for all zones based on XTIMCLK = 1/2 SYSCLKOUT
& & XintfRegs.XINTCNF2.bit.XTIMCLK = 1;
& & // No write buffering
& & XintfRegs.XINTCNF2.bit.WRBUFF = 0;
& & // XCLKOUT is enabled
& & XintfRegs.XINTCNF2.bit.CLKOFF = 0;
& & // XCLKOUT = XTIMCLK/2
& & XintfRegs.XINTCNF2.bit.CLKMODE = 1;
& & // Zone 0------------------------------------
& & // When using ready, ACTIVE must be 1 or greater
& & // Lead must always be 1 or greater
& & // Zone write timing
& & XintfRegs.XTIMING0.bit.XWRLEAD = 3;
& & XintfRegs.XTIMING0.bit.XWRACTIVE = 7;
& & XintfRegs.XTIMING0.bit.XWRTRAIL = 3;
& & // Zone read timing
& & XintfRegs.XTIMING0.bit.XRDLEAD = 3;
& & XintfRegs.XTIMING0.bit.XRDACTIVE = 7;
& & XintfRegs.XTIMING0.bit.XRDTRAIL = 3;
& & // double all Zone read/write lead/active/trail timing
& & XintfRegs.XTIMING0.bit.X2TIMING = 1;
& & // Zone will sample XREADY signal
& & XintfRegs.XTIMING0.bit.USEREADY = 1;
& & XintfRegs.XTIMING0.bit.READYMODE = 1;&&// sample asynchronous
& & // Size must be 1,1 - other values are reserved
& & XintfRegs.XTIMING0.bit.XSIZE = 3;
& & // Zone 1------------------------------------
& & // When using ready, ACTIVE must be 1 or greater
& & // Lead must always be 1 or greater
& & // Zone write timing
& & XintfRegs.XTIMING1.bit.XWRLEAD = 3;
& & XintfRegs.XTIMING1.bit.XWRACTIVE = 7;
& & XintfRegs.XTIMING1.bit.XWRTRAIL = 3;
& & // Zone read timing
& & XintfRegs.XTIMING1.bit.XRDLEAD = 3;
& & XintfRegs.XTIMING1.bit.XRDACTIVE = 7;
& & XintfRegs.XTIMING1.bit.XRDTRAIL = 3;
& & // double all Zone read/write lead/active/trail timing
& & XintfRegs.XTIMING1.bit.X2TIMING = 1;
& & // Zone will sample XREADY signal
& & XintfRegs.XTIMING1.bit.USEREADY = 1;
& & XintfRegs.XTIMING1.bit.READYMODE = 1;&&// sample asynchronous
& & // Size must be 1,1 - other values are reserved
& & XintfRegs.XTIMING1.bit.XSIZE = 3;
& & // Zone 2------------------------------------
& & // When using ready, ACTIVE must be 1 or greater
& & // Lead must always be 1 or greater
& & // Zone write timing
& & XintfRegs.XTIMING2.bit.XWRLEAD = 3;
& & XintfRegs.XTIMING2.bit.XWRACTIVE = 7;
& & XintfRegs.XTIMING2.bit.XWRTRAIL = 3;
& & // Zone read timing
& & XintfRegs.XTIMING2.bit.XRDLEAD = 3;
& & XintfRegs.XTIMING2.bit.XRDACTIVE = 7;
& & XintfRegs.XTIMING2.bit.XRDTRAIL = 3;
& & // double all Zone read/write lead/active/trail timing
& & XintfRegs.XTIMING2.bit.X2TIMING = 1;
& & // Zone will sample XREADY signal
& & XintfRegs.XTIMING2.bit.USEREADY = 1;
& & XintfRegs.XTIMING2.bit.READYMODE = 1;&&// sample asynchronous
& & // Size must be 1,1 - other values are reserved
& & XintfRegs.XTIMING2.bit.XSIZE = 3;
& & // Zone 6------------------------------------
& & // When using ready, ACTIVE must be 1 or greater
& & // Lead must always be 1 or greater
& & // Zone write timing
& & XintfRegs.XTIMING6.bit.XWRLEAD = 3;
& & XintfRegs.XTIMING6.bit.XWRACTIVE = 7;
& & XintfRegs.XTIMING6.bit.XWRTRAIL = 3;
& & // Zone read timing
& & XintfRegs.XTIMING6.bit.XRDLEAD = 3;
& & XintfRegs.XTIMING6.bit.XRDACTIVE = 7;
& & XintfRegs.XTIMING6.bit.XRDTRAIL = 3;
& & // double all Zone read/write lead/active/trail timing
& & XintfRegs.XTIMING6.bit.X2TIMING = 1;
& & // Zone will sample XREADY signal
& & XintfRegs.XTIMING6.bit.USEREADY = 1;
& & XintfRegs.XTIMING6.bit.READYMODE = 1;&&// sample asynchronous
& & // Size must be 1,1 - other values are reserved
& & XintfRegs.XTIMING6.bit.XSIZE = 3;
& & // Zone 7------------------------------------
& & // When using ready, ACTIVE must be 1 or greater
& & // Lead must always be 1 or greater
& & // Zone write timing
& & XintfRegs.XTIMING7.bit.XWRLEAD = 3;
& & XintfRegs.XTIMING7.bit.XWRACTIVE = 7;
& & XintfRegs.XTIMING7.bit.XWRTRAIL = 3;
& & // Zone read timing
& & XintfRegs.XTIMING7.bit.XRDLEAD = 3;
& & XintfRegs.XTIMING7.bit.XRDACTIVE = 7;
& & XintfRegs.XTIMING7.bit.XRDTRAIL = 3;
& & // double all Zone read/write lead/active/trail timing
& & XintfRegs.XTIMING7.bit.X2TIMING = 1;
& & // Zone will sample XREADY signal
& & XintfRegs.XTIMING7.bit.USEREADY = 1;
& & XintfRegs.XTIMING7.bit.READYMODE = 1;&&// sample asynchronous
& & // Size must be 1,1 - other values are reserved
& & XintfRegs.XTIMING7.bit.XSIZE = 3;
& & // Bank switching
& & // Assume Zone 7 is slow, so add additional BCYC cycles
& & // when ever switching from Zone 7 to another Zone.
& & // This will help avoid bus contention.
& & XintfRegs.XBANK.bit.BANK = 7;
& & XintfRegs.XBANK.bit.BCYC = 7;
& &//Force a pipeline flush to ensure that the write to
& &//the last register configured occurs before returning.
& &asm(& RPT #7 || NOP&);
& & #endif
这个是我用的初始化函数，帮忙测一下呗这个就是TI官方例程的配置，肯定没问题。其实如果是这个配置的话，到时候调不调用这个初始化函数都一样，因为2812上电时默认就是这个配置。
在线时间1070 小时
威望11114 分
芯币18946 枚
E金币179 枚
TA的帖子TA的资源
我也是从别人哪儿拿的，没有仔细看跟官方例程有什么区别。
你用这个例程测试可以确认测试方法有没有问题
在线时间507 小时
威望530 分
芯币9867 枚
TA的帖子TA的资源
纯净的硅（初级）, 积分 530, 距离下一级还需 270 积分
纯净的硅（初级）, 积分 530, 距离下一级还需 270 积分
我的问题，最后判断应该是每两次写外部RAM之间要执行的语句比较多。因为操作外部RAM需要计算存放地址，还要判断是不是存足16K数据了，从汇编看需要执行7条语句，加上RAM存取本来就至少要有3个周期的等待时间，所以最后导致速度慢。至于50MHz的最大速度，我的理解是这样的。TI的例程和手册都在讲把程序放到外部RAM运行，这时候可能不需要CPU耗费时钟周期来计算存放地址，因为PC都是自动指向下一条要执行的代码的。
在线时间337 小时
威望2463 分
芯币2095 枚
TA的帖子TA的资源
代码运行还有其他的动作占用了MCU时间，比哪循环判断，分支指令等，计算时需要把这些指令的时间考虑进去。
另外，外设初始化之后，可以通过CCS检查外设控制寄存器，配置信息是否正确写入配置寄存器。
电子工程师技术交流QQ群：，专注于自动控制、数字电源等
荣誉会员勋章
曾经的版主且威望大于2000，或对EEWORLD论坛有突出贡献的坛友
Powered by
逛了这许久，何不进去瞧瞧？CS6AND7 是 6 和 7
UID29743&帖子22&精华0&积分80&资产80 信元&发贴收入160 信元&推广收入0 信元&附件收入0 信元&下载支出80 信元&阅读权限10&在线时间7 小时&注册时间&最后登录&
但是,程序不是从XINTF7执行吗?放在XINTF6的代码可以执行吗?
但是,程序不是从XINTF7执行吗?放在XINTF6的代码可以执行吗?
UID67343&帖子69&精华0&积分48&资产48 信元&发贴收入360 信元&推广收入0 信元&附件收入0 信元&下载支出357 信元&阅读权限10&在线时间6 小时&注册时间&最后登录&
可以扩到512K呢
[通过 QQ、MSN 分享给朋友]DSP 学习系列三_F2812 flash搬移到RAM里运行_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
DSP 学习系列三_F2812 flash搬移到RAM里运行
上传于||文档简介
&&详​细​介​绍​了​D​S​P​中​如​何​实​现​f​l​a​s​h​搬​移​到​R​A​M​里​运​行
阅读已结束，如果下载本文需要使用1下载券
想免费下载本文？
下载文档到电脑，查找使用更方便
还剩2页未读，继续阅读
你可能喜欢>> 2812DSPSPI使用方法，在RAM中调试，应经通过测试。
2812DSPSPI使用方法，在RAM中调试，应经通过测试。
下载地址：
DTK_BPD_SPI.rar文件大小：124.66 kB
分享有礼！ 》
请点击右侧的分享按钮，把本代码分享到各社交媒体。
通过您的分享链接访问Codeforge，每来2个新的IP，您将获得0.1 积分的奖励。
通过您的分享链接，每成功注册一个用户，该用户在Codeforge上所获得的每1个积分，您都将获得0.2 积分的分成奖励。
2812DSPSPI使用方法，在RAM中调试，应经通过测试。-2812DSPSPI use, in the RAM in the debugger, it shall be tested.
Sponsored links
源码文件列表
温馨提示： 点击源码文件名可预览文件内容哦 ^_^
cc_build_Debug.log3.14 kB24-03-05 19:03
6.90 kB22-12-04 17:46
Debug.lkf1.26 kB24-03-05 19:03
Debug.lkv1.26 kB24-03-05 19:03
1.12 kB27-05-02 11:22
6.32 kB27-05-02 11:23
3.72 kB27-05-02 11:22
5.09 kB27-05-02 11:23
24.91 kB24-03-05 13:52
4.68 kB27-05-02 11:23
2.39 kB27-05-02 11:23
3.85 kB17-12-04 11:09
1.13 kB27-05-02 11:20
45.64 kB27-05-02 11:24
1.13 kB27-05-02 11:23
20.48 kB27-05-02 11:24
1.31 kB09-03-05 19:23
2.96 kB27-05-02 11:21
1.71 kB27-05-02 11:21
28.86 kB24-05-02 09:11
1.86 kB27-05-02 11:21
1.16 kB27-05-02 11:21
33.92 kB27-05-02 11:24
2.01 kB27-05-02 11:21
5.83 kB27-05-02 11:24
5.28 kB27-05-02 11:21
6.32 kB27-05-02 11:24
2.38 kB23-12-04 10:50
8.04 kB23-12-04 10:44
2.16 kB24-03-05 19:03
6.09 kB27-05-02 11:25
2.62 kB09-03-05 17:18
9.75 kB27-05-02 11:25
2.48 kB27-05-02 11:22
3.69 kB27-05-02 11:25
1.17 kB27-05-02 11:22
2.20 kB27-05-02 11:25
6.70 kB24-03-05 14:01
DTK_BPD_SPI.paf10.62 kB19-04-05 15:05
DTK_BPD_SPI.pjt2.23 kB10-03-05 17:09
DTK_BPD_SPI.wks10.90 kB19-04-05 15:05
218.00 B11-03-05 16:32
F2812.gel5.80 kB30-05-03 10:50
rts2800.lib165.97 kB08-01-03 09:45
SRAM.cmd3.61 kB14-03-05 14:40
DTK_BPD_SPI.dat20.04 kB24-03-05 19:05
DTK_BPD_SPI.map16.84 kB24-03-05 19:03
DTK_BPD_SPI.out162.48 kB24-03-05 19:03
&Debug&0.00 B15-12-09 21:08
&05.&0.00 B0% 15-12-09
（提交有效评论获得积分）
评论内容不能少于15个字，不要超出160个字。
23 篇源代码 21 篇源代码 18 篇源代码 13 篇源代码 9 篇源代码
285 篇源代码 173 篇源代码 48 篇源代码 42 篇源代码 36 篇源代码
评价成功，多谢！
下载DTK_BPD_SPI.rar
CodeForge积分（原CF币）全新升级，功能更强大，使用更便捷，不仅可以用来下载海量源代码马上还可兑换精美小礼品了
您的积分不足
支付宝优惠套餐快速获取 22 积分
10积分 / ￥100
22积分 / ￥200原价 ￥220 元
65积分 / ￥500原价 ￥650 元
支付宝订单完成后，积分将自动加入到您的账号。以下是优惠期的人民币价格，优惠期过后将恢复美元价格。
更多付款方式：、
您本次下载所消耗的积分将转交上传作者。
同一源码，30天内重复下载，只扣除一次积分。
鲁ICP备号-2
登录 CodeForge
还没有CodeForge账号？
Switch to the English version?
^_^"呃 ...
Sorry!这位大神很神秘，未开通博客呢，请浏览一下其他的吧DSP F2812 Flash 烧写问题_EEWorld电子工程世界搜索中心
搜索范围：
一周以内&&&&
搜索到约15项结果
16:17 编辑
说起DSP，其实我不陌生，因为我们公司使用TI的DSP开发的煤矿税控机好多年了，当时小煤窑很多的时候，我们用TI最早的DSP的TMS320F2812芯片，开发的煤矿出煤称重设备，当时火了一把，后来关闭小煤窑，产品也下来了。
TMS320F2812有时简称F2812，是TI公司C2000系列中性价比较高的一款器件。该器件集成了丰富而又先进的外设，如128KB的FLASH...
.cn/thread--1.html 发布时间:
大家好，我刚刚开始学习DSP，完成了F2812的硬件仿真，现在想尝试用CCS3.3给F2812烧写固化程序，遇到问题：
1.CCSv3.3的TOOLS菜单下没有on chip flash 28x的选项，请问这个是需要安装补丁软件吗？如果需要，应该安装那个补丁？
2.仿真时使用的仿真器是老师的，据说是外国货，比较贵，这个烧写F2812跟仿真器有关系吗？
3.烧写时需要对CCS3.3进行设置吗...
.cn/thread--1.html 发布时间:
Hello: 大家好！
& &&&我现在用F2812开发，有个问题：DSP的GPIO，上电初始化的时候默认配置为输入引脚，而且都有弱上拉，配置前都是高电平，有没有办法，配置前都为低电平？
谢谢各位。 F2812 GPIO初始化问题 楼主去看一下你所用的初始化的库里，TI是怎么设置的，然后看是否可以更改。我记得好像只有PWM端口，上电初始化是低电平的...
.cn/thread--1.html 发布时间:
DSP学习心得笔记
---------------- 白建成.baijc.icekoor
引言：学习DSP的时间有两个多月了，收获很多新知识，我们要每天都有进步才行，以下内容没有特别的顺序，跟具自己的学习情况写的，如果有不对的地方希望指出来，如果有不懂得也可以问我，大家相互交流很重要，我的一个邮箱：欢迎联系！
建立新工程过程中：
.cn/thread--1.html 发布时间:
Spectrum Digital公司的SDFlash。根据Spectrum Digital公司的描述，SDFlash是一款Windows软件，能通过Spectrum Digital公司的JTAG仿真器对目标DSP进行Flash烧写。使用的Flash烧写算法要和DSP的型号、容量相对应。
关于C2000(TM) Flash选项的详细列表，请访问
2 方法论这里描述的...
.cn/thread--1.html 发布时间:
arm还是在flash里调试，是要看你的boot select 的选择的。你的外围设计或选择成什么模式，就用哪种模式调试。
CMD文件的编写就是对code在DSP内部进行一个link可以根据你自己的需求编写 回复 7楼 cumtliyan 的帖子 此问题乃cmd文件的问题，最后发现在flashb和flashc里面的地址有重合的部分，但是编译时却并未报错，后来修改了下flashc的的地址后就烧写...
.cn/thread--1.html 发布时间:
: > L0L1RAM, PAGE = 1
: > L0L1RAM, PAGE = 1
.esysmem : > L0L1RAM, PAGE = 1
.boot > BOOT
-lrts2800_ml.lib (.text)
具体咋改雅
应该是FLASH加密了，先解锁之后再烧写试试...
.cn/thread--1.html 发布时间:
以前也用dsp，但使用的是外部的ee来存储重要数据，这样就是烧写dsp，也不会擦除了外部另外配置的flash中的数据，现在没有外部flash芯片，我使用的是F2802，现在想使用这个功能：我有几个AD通道零点校正的重要数据，要存在FLASH中间，并且要求掉电后能保存，下次程序启动后，还能从flash中读出这几个数据，来参与运算，还要求以后即使更新烧写了程序，这几个数据都不能擦除，主要是为了避免...
.cn/thread--1.html 发布时间:
: [分享] 相应组织的号召，准备做个6720的板子 我关心下~~&&大家来帮忙啊 Re: [分享] 相应组织的号召，准备做个6720的板子 是不是USB 支持烧写，并且供电？ Re: [分享] 相应组织的号召，准备做个6720的板子 shicong是个好孩子，呵呵，我来关心，dsp和cpld我都没有做过，所以不懂。向shicong学习了！ Re: [分享] 相应组织的号召，准备...
.cn/thread-.html 发布时间:
了？文字 f2812烧写问题请教！ 那密码的问题也解决了吗？求教，我也遇到一样问题提示解锁失败。 那密码？ 就是如果是240，那没有密码保护，是不是就可以通过仿真器把DSP的源程序弄出来啊？高手们如何弄啊？ 还有个问题 ...
.cn/thread--1.html 发布时间:
，SPI接口的EEP,mcbsp，SCIE和 CAN通讯接
口加LVC245驱动，剩下的有n路输入输出接口加LVC245驱动。在这个板子上作了如下试验工作正常。包括：adc,cpu_timer,pwm,ev事件管理器，烧写flash,mcbsp通讯以及设成spi模
式的通信试验,模拟sci通讯,spi通讯（与atmeg128做的lcd板的通讯），外扩ram,320*128lcd的数据总线驱动，数学...
.cn/thread--1.html 发布时间:
F2812烧写问题
请问烧写flash时出现这样的错误是怎么回事？怎么解决？谢谢！
flash api error #22
the erase operation failed the erase step
first fail address=0x003f6000
程序下到RAM里可运行
四块新板子,有四块出现同样的问题,一块完全正常 F2812烧写问题 终于搞定了，花了我...
.cn/thread--1.html 发布时间:
我想把ucos移植去2812，但是在烧写中遇到了一些问题,这个问题我在论坛见过，不过不清楚具体是怎样解决的～
下面是遇到的状况：
使用ti的烧写插件烧写FLASH时出现以下提示:
Code Composer could not locate:
FlashAPIInterface.c
Would you like to browse for it?
.cn/thread--1.html 发布时间:
:FLASH引导模式下在线调试（代码放在ram中），0x3F7FF6放置什么样的跳转指令呀？ ... 以前的帖子说lb 0X3F8000是直接烧FLASH去的.但小弟也不解是如何将指令烧进去的
在程序什么地方写?该怎么写?
这个问题值得探讨！
首先附烧写到FLASH后的程序运行过程：
1：上电运行时根据MP/MC引脚的状态决定是从片外的3fffc0处读取复位向量或者时从片内的rom的...
.cn/thread--1.html 发布时间:
疑问1：由于引导模式由GPIO引脚状态决定，那对于一个已经设计好的DSP最小系统，引脚状态在硬件上已经固定好了，意即是不是此时只能局限于一种引导模式了？不能同时进行仿真调试和烧写至FLASH内进行硬件调试吗？(因为仿真调试时，用户程序入口地址一般在SARAMH0处，烧写至FLASH内进行允许时，用户程序入口地址在FLASH处。)
疑问2：我看王潞钢编写的《DSP C2000程序员高手进阶》一书，说...
.cn/thread--1.html 发布时间:
相关结果约15个