春花秋月何时了?活动不能少。无奈上海路又遥，21ic探报……
MWC(世界移动通信大会)22号正式开幕了，手机不再唱主角，……
无论是 《机械公敌》 里的终极大BOSS还是POI的the machi……
ApplePay自从今年3月正式入华，不少人在尝鲜之后都大呼……
演讲人：黄孝旋时间： 10:00:00
演讲人：陶瑜浦时间： 10:00:00
演讲人：张亚晖时间： 10:00:00
预算：小于￥1,000预算：￥5,000-￥10000
基于Multisim的数字钟实验电路的设计与仿真
[导读]在电子技术实验教学中，构建学生的电路设计理念，提高学生的电路设计能力，是教学的根本目的和核心内容。数字钟电路的设计和仿真，涉及模拟电子技术、数字电子技术等多方面知识，能够体现实验者的理论功底和设计水平
在电子技术实验教学中，构建学生的电路设计理念，提高学生的电路设计能力，是教学的根本目的和核心内容。数字钟电路的设计和仿真，涉及模拟电子技术、数字电子技术等多方面知识，能够体现实验者的理论功底和设计水平，是电子设计和仿真教学的典型案例。文中采用了555 定时器电路、计数电路、译码电路、显示电路和时钟校正电路，来实现该电路。
　　1 系统设计方案
　　数字钟由振荡器、分频器、计时电路、译码显示电路等组成[1-3].振荡器是数字钟的核心，提供一定频率的方波信号；分频器的作用是进行频率变换，产生频率为1 Hz 的秒信号，作为是整个系统的时基信号； 计时电路是将时基信号进行计数；译码显示电路的作用是显示时、分、秒时间；校正电路用来对时、分进行校对调整。其总体结构图，如图1 所示。
　　2 子系统的实现
　　2.1 振荡器
　　本系统的振荡器采用由555 定时器与RC 组成的多谐振荡器来实现， 如图2 所示即为产生1 kHz 时钟信号的电路图。此多谐振荡器虽然产生的脉冲误差较大，但设计方案快捷、易于实现、受电源电压和温度变化的影响很小[4].
　　2.2 分频器
　　由于振荡器产生的频率高， 要得到标准的秒信号，就需要对所得到的信号进行分频。在此电路中，分频器的功能主要有两个：1） 产生标准脉冲信号；2） 提供电路工作需要的信号，比如扩展电路需要的信号。通常实现分频器的电路是计数器电路，选择74LS160 十进制计数器来完成上述功能[5].如图3 所示，555 定时器产生1 kHz 的信号，经过3 次1/10 分频后得到1 Hz 的脉冲信号， 为秒个位提供标准秒脉冲信号。
　　2.3 时间计数器
　　计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其它特定的逻辑功能，如测量、定时控制、数字运算等等。
　　本部分的设计仍采用74LS160 作为时间计数器来实现时间计数单元的计数功能。时间计数器由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器构成。数字钟的计数电路的设计可以用反馈清零法，当计数器正常计数时反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。
　　2.3.1 分（秒）计数器
　　分（秒）计数器均为60 进制计数，如图4 所示。它们的个位用十进制计数器74LS160 构成，无需进制转换，信号输入端CLK 与1 Hz 秒信号相连，进位输出作为十位的计数输入信号。十位采用反馈清零法将十进制计数器74LS160 变成六进制计数器，因为清零端为低电平有效、所以将QB、QC与非后连接到清零端， 即计数器的输出状态为&0110&时QB、QC 输出高电平与非后为低电平实现有效清零并对下一级进位。两级电路组成一位60 进制计数器，其计数规律为00&01&&&58&59&00.当秒计数满60 后向分个位提供一个进位信号，同理当分计数满60 后向时个位提供一个进位信号。
2.3.2 时计数器
　　时计数器为24 进制计数， 其计数规律是00&01&&&23&00,即当数字运行到23 时59 分59 秒时，在下一个秒脉冲的作用下，数字钟显示00 时00 分00 秒。计数器的计数状态转换表如表1 所示。
　　由表可知，计数器的状态要发生两次跳跃：一是计数到9,即个位计数器的状态为1001 后，在下一计数脉冲的作用下向十位计数器进位；二是计数到23 后，在下一个计数脉冲的作用下，整个计数器归零。
　　用两片74LS160 可实现24 进制计数器的设计， 如图5所示。把时个位的QC 与时十位的QB 与非后送入到时个位和时十位的计数清零端，当时十位计数器的状态为&0010&时个位计数器的状态&0100&时，时个位的QC 与时十位的QB输出高电平，它们与非后为低电平分别对时个位和十位进行清零。
　　2.4 校时电路
　　校时是数字钟应具备的基本功能，当数字钟接通电源或者计时出现错误时都需要对时间进行校正。一般数字钟都具有时、分、秒等校正功能。为使电路简单，这里只进行分和时的校正。校正电路的要求在校正时位时不影响分和秒的正常计数，在校正分位时不影响秒和时的正常计数。校正电路的方式有快校正和慢校正两种。由于快校正电路复杂，成本高，而慢校正更经济一些，所以设计采用慢校正对时钟进行校正，如图6 所示。慢校正是用手动产生单脉冲做校正脉冲。电路由74LS08 及电阻、电容、开关等组成，其中J 为校分开关，H 为校时开关。
　　2.5 显示部分
　　显示部分采用74LS48 来进行译码，用于驱动LED-7 段共阴极数码管。由74LS48 和LED-7 段共阴极数码管组成数码显示电路，如图7 所示。
　　译码驱动电路是将& 秒&、& 分&、& 时& 计数器输出的8421BCD 码进行编译，转换为数码管需要的逻辑状态，驱动LED-7 段数码管显示，并且为保证数码管正常工作提供足够的工作电流。若将秒、分、时计数器的每位输出分别与相应七段译码器的输出端连接，在脉冲的作用下，便可进行不同的数字显示。由于使用的译码器74LS48 输出端高电平有效，所以选择共阴极的数码管来与之搭配。
　　3 数字钟电路仿真
　　在电子设计中，EDA 设计和仿真是一个重要的设计环节。在众多的EDA 设计和仿真中，Multisim10 以其强大的仿真设计应用功能， 在电子电路的仿真和设计中得到了广泛应用[6].
　　在完成总体电路设计的基础上，用ultisim10 电子电路仿真软件完成电路的仿真设计。首先对电路的各功能模块进行仿真设计，并对其实现的功能进行调试与仿真，所有的子系统都能够正常运行时，把所有功能模块整合在一起，进行仿真和调试，最终完成整体电路的仿真设计。
　　值得注意的是，在数字钟电路设计过程中，一定要注意检测触发器电路时钟的触发模式，确定是上升沿触发还是下降沿触发，避免在设计过程中出现计数故障；在振荡器设计的过程中，为使振荡器产生精确、稳定的频率，要选择精度较高的电阻器和电容器。
　　4 结束语
　　文中设计和仿真的数字钟电路虽然只是基于实验目的，但是如果需要走时精准的数字钟完全可以通过改进时基信号来得到。具体方法为：用晶体振荡器（CrystalOscillators）产生更加准确的时基信号，其它分频电路、计时电路、译码显示电路等只要保持不变，即可实现。
乔布斯刚刚去世后的第四季度(2011年10月～12月)，美国苹果公司的销售额同比上一年增加了73%，达到3万亿8400亿日元(463亿美元)。净利润同比增长了113%，达到1万亿1000亿日元(约131亿美元)。以下为文章全文：乔布斯刚刚......关键字：
超级计算机通常以浮点运算次数衡量性能，然而在绿色环保的大潮流下，现在多了一个每瓦浮点运算次数的衡量指标。研究显示，今天的复杂数字信号处理器有望用于搭建明天的超级计算机。数字信号处理器(DSP)设计被应用于嵌......关键字：
据日本媒体报道，日本三菱电机尖端技术综合研究所2月17日公布了一项新技术&空中展示&，可在任何地点呈现对角约56英寸的影像。目前，三菱电机正在进一步对其进行研发，希望能在2020年以后应用于数字标牌及......关键字：
在当前的技术下，只要跟数字沾边的东西，几乎都可以被认为是先进的代表。从我们生活中的数码相机，数字电视;到安防领域中的数字摄像机，数字录像机等等。这一切的一切也都为我们的工作带来了更多的便利，而数字技术......关键字：
在这个电子屏幕随处可见的时代，Skully公司的工程师们认为让几十年没有大改变的摩托车头盔重新焕发新春的机会来了。P-1是首款内置数字平视显示器的头盔。为了解决了令摩托车驾驶者头疼的盲区问题，头盔面罩......关键字：
是德科技公司近日宣布，推出一款经济高效的参考解决方案DD多发射机场景仿真器参考解决方案，旨在为电子战(EW)仿真和测试创建真实的多发射机信号环境。作为是德科技参考解决方案家族的新成员，它同步集成了多个N51......关键字：
21ic讯，爱普科斯生产的T5410数字传感器尺寸仅为2.5 mm x 2.0 mm x 0.7 mm， 它已经过标定和温度补偿，是目前世界上同类产品中结构最紧凑之
一。爱普科斯推出的这款产品使其在压力传感器小型化方面又创造了新的纪录......关键字：
日前FotoNation有限公司与OnePluse共同宣布， OnePlus智能手机已使用FotoNation的用户导向型解决方案。同时，OnePlus 的多个机型均采用了FotoNation的高动态范围成像技术(HDR)，人脸美化技术和全......关键字：
通用电气(General Electric)董事长兼首席执行官杰弗里&伊梅尔特(Jeffrey
Immelt)上周宣布，作为通用电气的领导人，他的下一个大动作将是抛售该公司名下的房地产资产和金融服务业务的剩余部分。这......关键字：
我 要 评 论
热门关键词电路的软件仿真绪论_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
电路的软件仿真绪论
上传于||暂无简介
大小：1.94MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢USB3.0中五分频电路设计
> USB3.0中五分频电路设计
USB3.0中五分频电路设计
引言　　USB 3. 0 是通用串行总线( Universal Serial Bus)的最新规范， 该规范由英特尔等大公司发起， 其最高传输速度可达5 Gb/ s,并且兼容USB 2. 0 及以下接口标准。物理层的并串/ 串并转换电路是U SB 3. 0 的重要组成部分， 在发送端将经过8 b/ 10 b 编码的10 位并行数据转换成串行数据并传输到驱动电路， 在接收端将经过CDR( Clock and Data Recovery) 恢复出来的串行数据转换成10 位并行数据。在并串/ 串并转换过程中，同时存在着时钟频率的转换， 若串行数据采用时钟上下沿双沿输出，则串行数据传输频率降低一半， 并行传输时钟为串行传输时钟的1/ 5, 即。　　本文设计了基于65 nm 工艺的器， 产生一个占空比为50%的信号。对该电路的设计不以追求高速度为惟一目标，而是在满足U SB 3. 0 协议所要求的频率范围基础上， 尽可能的降低功耗。　　1 电路原理与结构　　采用基于D 触发器结构的五分频器逻辑框图如图1所示。图1 由3 个D 触发器和少量逻辑门构成， 采用了同步工作模式， 其原理是由吞脉冲计数原理产生2 个占空比不同的五分频信号A 和B, 然后对时钟信号CLK, A 和B 进行逻辑运算得到占空比为50% 的五分频信号CLK/ 5, 其计数过程如表1 所示， 从表1 的计数过程可知， 分频后的时钟CLK/ 5 的周期是输入时钟CLK 的5 倍， 由此实现了五分频并且其占空比为50% .　　　　图1 5 分频电路逻辑结构　　表1 5 分频器计数过程　　　　2 分频器基本电路的设计　　触发器是整个分频器中最基本的结构， 只有设计好一个快速的触发器， 才能实现一个高频率的分频器，目前用于分频电路的触发器电路主要有3 种。第1 种是CML( Current Mo de lo gic) 电路， 是由ECL( EmitterCo uple Logic) 电路演变来的， 相比传统的静态分频器，由于电路的摆幅较小， 因而电路的工作速度快; 第2 种是TSPC( True Single Phase Clock) 电路， 采用单相时钟， 大大减少了电路的元件数目， 从而提高电路工作速度， 同时这种电路功耗极低; 第3 种是注锁式( Injected-Locked) 电路， 由于要使用电感， 因而它的体积过大且工艺难度高， 成本较高， 很少被广泛采用。本文分别采用CML 电路和TSPC 电路构成分频电路， 并对两者的速度和功耗等进行比较。　　CML 电路构成的触发器如图2 所示， 由图中可以看出， 该触发器由2 个CML 结构锁存器组成， 它们构成主从型结构， 每个锁存器都要经过2 个阶段： 跟踪阶段和保持阶段。当主锁存器跟踪输入信号时， 从锁存器处于锁存保持阶段， 然后交替。其中N13 , N14 为尾电流管， 偏置电压V_bias 使N13 , N14管工作在饱和状态， 充当恒流源的作用。dp 和dn 是由输入信号d 经传输门和反相器产生的一对互补差分信号， ck_m 和ck_p 是由输入时钟信号clk 经传输门和反相器产生的一对互补时钟差分信号。主锁存器工作状态为： 当ck_m 为高电平时， N5 管导通， N6 管关闭， 此时N1 , N2 管工作在差分状态， 将输入信号dp, dn 采入。当ck_p 为高电平时，N6 管导通， N5 管关闭， 此时N3 , N4 使电路维持在锁存状态， 从锁存器工作状态恰好与主锁存器工作状态相反。设计中在触发器输出端q, qn 之间加了2 个反相器从而在q, qn 之间形成正反馈， 增强了电路的输出驱动能力。工作时， 电路的尾电流应当足够大， 有利于提高电路工作频率和输出信号的摆幅。　　TSPC 电路构成的触发器如图3 所示， 由图中可以看出， 该电路由四级反相器构成， 上升沿触发， 当CK 为低电平， 输入反相器在节点X 上采样反向d 输入，第2 级反相器处于保持状态， 节点Y 预充电至V dd,第三级反相器处于保持状态， 时钟上升沿来时， 第二级反相器求值， Y 的电平值发生变化， 时钟ck 为高电平时，节点Y 的值传送到输出q, 该触发器的延时为4 个反相器的传播延时， 由于电路中元件数目很少， 而且采用动态逻辑， 因此功耗极低。　　　　图2 CML 锁存器构成的主从式触发器电路　　　　图3 TSPC 电路构成的触发器3 仿真结果与分析　　采用Cadenc
分频器相关文章:
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一电子综合设计题目_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
电子综合设计题目
上传于||暂无简介
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
下载文档到电脑，查找使用更方便
还剩9页未读，继续阅读
你可能喜欢大哥又有一个小问题得麻烦你一下了对于上图红框中的部分电路我使用multisim模拟如下：示波器XLA1观察到的结果如下：其中第一个波形为数字电压源发出的2kHz的波形（模拟分频获得的2Hz）；第二个为输出至CC4553 LE端的波形,观察到始终为高电平；第三个为输出至CC4553 R端的波形,观察到始终为低电平；第四个为示波器的时钟频率.问题：如果要使CC4553计数1秒,那么上述LE端始终为1和R端电平始终为0,如何使CC4553计数1秒?
我也仿真一下,可能是电容电容值选择的不当,滤波为输出就不变了,我再看看吧.
为您推荐：
其他类似问题
扫描下载二维码