分类名称 | 标题 | 日期 |
---|---|---|
[ Verilog ] | Modelsim 10.1a 已经按照文件运行crack.batexcel怎么生成bat文件了LICENSE.TXT且改了环境变量,为何还有license的问题? | 2019-11-20 |
[ Verilog ] | verilog编译代码编译报错 Can't synthesize current design -- Top partition does not contain any logic? | 2019-11-20 |
[ Verilog ] | vivado如何将125MHz的时钟分频原理为约7.5hz | 2019-12-08 |
[ Verilog ] | VerilogHDL always时序电路上升沿怎么用触发,begin end中的语句每个上升沿怎么用都全部执行一遍吗 | 2020-04-15 |