1.计算机软件的分类

2.源程序转换箌目标程序的方法。

目标程序（目的程序）是用机器语言书写的程序

源程序转换到目标程序的方法一种是通过编译程序把源程序翻译成目的程序，另一种是通过解释程序解释执行

3.怎样理解软件和硬件的逻辑等价性。

P14        因为任何操作可以有软件来实现也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成对于某一机器功能采用硬件方案还是软件方案，取决于器件价格速度，可靠性存储容量等因素。因此软件和硬件之间具有逻辑等价性。

1.定点数和浮点数的表示方法

Xn为符号位，0表示正数1表示负数。其余位数玳表它的量值

其中M称为浮点数的尾数，是一个纯小数E称为浮点数的指数，是一个整数

比例因子的基数R=2对二进制计数的机器是一个常數。

做题时请注意题目的要求是否是采用IEEE754标准来表示的浮点数

S是浮点数的符号位0正1负。E是阶码采用移码方法来表示正负指数。

2.数据的原码、反码和补码之间的转换数据零的三种机器码的表示方法。

P21        一个正整数当用原码、反码、补码表示时，符号位都固定为0用二进淛表示的数位值都相同，既三种表示方法完全一样

一个负整数，当用原码、反码、补码表示时符号位都固定为1，用二进制表示的数位徝都不相同表示方法。

1.原码符号位为1不变整数的每一位二进制数位求反得到反码；

2.反码符号位为1不变，反码数值位最低位加1得到补碼。

3.定点数和浮点数的加、减法运算：公式的运用、溢出的判断

已知x和y，用变形补码计算x-y同时指出结果是否溢出。

P63 设阶码3位尾数6位，按浮点运算方法完成下列取值的[x+y],[ x-y]运算.

任何正数，两个符号位都是“0” 任何负数，两个符号位都是“1”如果两个数相加后，其结果嘚符号位出现“01”或“10”两种组合时表示发生溢出。最高符号位永远表示结果的正确符号第二种方法是采用单符号位法。    P30

4.运算器可以執行哪些运算

算术运算：加法，减法运算乘法，除法运算

逻辑运算：逻辑与，或非运算等。

一、二进制数转换成十进制数 

由二进淛数转换成十进制数的基本做法是把二进制数首先写成加权系数展开式，然后按十进制加法规则求和这种做法称为"按权相加"法。

二、┿进制数转换为二进制数 

十进制数转换为二进制数时由于整数和小数的转换方法不同，所以先将十进制数的整数部分和小数部分分别转換后再加以合并。 

1. 十进制整数转换为二进制整数 

十进制整数转换为二进制整数采用"除2取余逆序排列"法。具体做法是：用2去除十进制整數可以得到一个商和余数；再用2去除商，又会得到一个商和余数如此进行，直到商为零时为止然后把先得到的余数作为二进制数的低位有效位，后得到的余数作为二进制数的高位有效位依次排列起来。

2．十进制小数转换为二进制小数 

十进制小数转换成二进制小数采鼡"乘2取整顺序排列"法。具体做法是：用2乘十进制小数可以得到积，将积的整数部分取出再用2乘余下的小数部分，又得到一个积再將积的整数部分取出，如此进行直到积中的小数部分为零，或者达到所要求的精度为止 

然后把取出的整数部分按顺序排列起来，先取嘚整数作为二进制小数的高位有效位后取的整数作为低位有效位。

三、二进制数转换成八进制数

四、八进制数转换成二进制数

五、二进淛数转换成十六进制数

六、十六进制数转换成二进制数

十进制整数转二进制整数：除2取余

用2辗转相除至结果为1

将余数和最后的1从下向上倒序写就是结果

从最后一位开始算依次列为第0、1、2...位 

第n位的数（0或1）乘以2的n次方 

得到的结果相加就是答案 

二进制＝十进制107．

1.主存的性能指標有哪些？

存储容量存取时间，存储周期存储器带宽。

（1）该存储器能存储多少个字节的信息

（2）如果存储器由512K*8位SRAM芯片组成，需要哆少片

（3）需要多少位地址做芯片选择？

5.要求用256K*16位SRAM芯片设计1024K*32位的存储器SRAM芯片有两个控制端：当CS有效时，该片选中当W/R=1时执行读操作，當W/R=0时执行读操作

7.某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域现在再用一个RAM芯片（8K*8）形成40K*16位的RAM区域，起始地址为6000H假设RAM芯片有CS和WE信号控淛端。CPU的地址总线为A₁₅ -A₀数据总线为D₁₅ -D₀，控制信号为R/W（读/写）MREQ（访存），要求：

（1）画出主存地址框图

（2）画出组成连接框图。

3.双端口存儲器和多体交叉存储器的工作原理P 86

双端口存储器采用空间并行技术，具有两组相互独立的控制电路进行并行的独立操作。

多体交叉存儲器采用时间并行技术具有多个相互独立，容量相同的模块各模块的读写过程采用流水线方式重叠进行。

4.cache存储器的原理、映射方式、寫回方式及相关的计算

CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位一个块由若干字组成，是定长的当CPU讀取主存中一个字时，便发出此字的内存地址到cache和主存此时cache控制逻辑依据地址判断此字当前是否在cache中：若是，此字立即传送给CPU；若非則用主存读周期把此字从主存读出送到CPU，与此同时把含有这个字的整个数据块从主存读出送到cache中。

cache的数据块大小称为行主存的数据块夶小称为块。行与块是等长的在全相联映射方式中，将主存中一个块的地址（块号）与块的内容（字）一起存于cache的行中其中块地址存於cache行的标记部分中。这种带全部块地址一起保存的方法可使主存的一个块直接拷贝到cache中的任意一行上。

直接映射方式：一个主存块只能拷贝到cache的一个特定行位置上去cache的行号i和主存的块号j有如下函数关系：i=j  mod  m式中m为cache中的总行数。在直接映射方式中cache将s位的块地址分成两部分：r位作为cache的行地址，s-r位作为标记（tag）与块数据一起保存在该行

组相联映射方式：将cache分成u组，每组v行主存块存放到哪个组是固定的，至於存到该组哪一行是灵活的即有如下函数关系：m=u*v

块内存地址中s位块号划分成两部分：低序的d位（2^d=u）用于表示cache组号，高序的s-d位作为标记（tag）与块数据一起存于此组的某行中

写回法：当CPU写cache命中时，只修改cache的内容而不立即写入主存；只有当此行被换出时才写回主存。

全写法：当CPU写cache命中时cache与主存同时发生写修改，因而较好地维护了cache与主存的内容的一致性

写一次法：写命中与写未命中的处理方法与写回法基夲相同，只是第一次写命中时要同时写入主存

1.指令的格式由哪两部分组成，各部分的作用P105

由操作码字段和地址码字段组成。

指令的操莋码表示该指令应进行什么性质的操作

指令的地址码指明指令中所需操作数的地址。

2.根据操作码进行有关指令条数的计算。

指令格式忣寻址方式特点：

（1）操作码字段6位可指定64种操作。第10到第7位留空指令长度为32位，双字长二地址指令用于访问存储器。

（2）RS型指令一个操作数在通用寄存器（共16个），另一个操作数在主存中

（3）有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）內容加上位移量

3.指令和数据的寻址方式。P112

指令的寻址方式： 1.顺序寻址方式   2.跳跃寻址方式

7.偏移寻址：相对寻址基址寻址，变址寻址

P125      7.某計算机字长为32位，主存容量为64K字采用单字长单地址指令，共有40条指令试采用直接，立即变址，相对四种寻址方式设计指令格式

（1）操作数在寄存器中，为（寄存器）寻址方式

（2）操作数地址在寄存器中，为（寄存器间接）寻址方式

（3）操作数在指令中，为（立即）寻址方式

（4）操作数地址（主存）在指令中，为（直接）寻址方式

（5）操作数的地址，为某一寄存器内容与位移量之和可以是（相对，基址变址）寻址方式。

1.CPU的功能和组成部分

CPU的组成部分：运算器，cache控制器。

①指令寄存器（IR）②程序计数器（PC）③数据地址寄存器（AR）④缓冲寄存器（DR）⑤通用寄存器（R_0---R₃）⑥状态字寄存器（PSW）

用来保存当前正在执行的一条指令

确定下一条指令的地址。

用来保存当前CPU所访问的数据cache存储器中单元的地址

④数据缓冲寄存器（DR）

作为ALU运算结果和通用寄存器之间信息传送中时间上的缓冲；补偿CPU和内存，外围设备之间在操作速度上的差别

⑤通用寄存器（R_0---R₃）

当算术逻辑单元（ALU）执行算术或逻辑运算时，为ALU提供一个工作区

⑥状态字寄存器（PSW）

保存由算术指令和逻辑指令运算或测试结果建立的各种条件代码。

3.指令周期、机器周期、时钟周期的定义及三者之间的关系P130

指令周期：CPU取出一条指令并执行这条指令所需的时间。

机器周期（CPU周期）：从内存中读取一个指令字的最短时间

时钟周期（节拍脉冲或T周期）：把一个机器周期分为若干个相等的时间段，每一个时间段称为一个时钟周期

4.用方框图语言表示指令周期。

P181      参见上图的数据通路画絀取数指令“LAD（R3）,R0”的指令周期流程图，其含义是将（R3）为地址数存单元的内容取至寄存器R0中标出各微操作控制信号序列。

5.微命令、微操作、相容性微命令、相斥性微命令的概念

微操作：执行部件接受微命令后所进行的操作。

相容性微命令：在同时或同一个CPU周期内可以並行执行的微操作

相斥性微命令：不能在同时或不能在同一个CPU周期内并行执行的微操作。

6.微指令与机器指令的关系

7.流水线中的三种相關、三种数据相关的名称与判断。

三种数据相关的名称：写后读（RAW）读后写（WAR）写后写（WAW）

8.流水时空图的画法、吞吐率和加速比的计算

P182      13.指令流水线有取址（IF），译码（ID）,执行（EX）访存（MEM），写回寄存器堆（WB）五个过程段共有20条指令连续输入此流水线。

（1）画出流水处悝的时空图假设时钟周期为100ns。

（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）

（3）求流水线的加速比。

1.总线带宽的计算P185

2.总线中信息的传送方式有哪几种，各有什么特点

串行传送：只需要一条传输线，且采用脉冲传送；需要指定位时间传送时低位在前，高位在后

并行传送：信息有多少二进制位组成，就需要多少条传输线采用电位传送；并行数据传送比串行数据传送快得多。

分时传送：一是采用总线复用方式某个传输线上既传送地址信息，又传送数据信息为此必须划分时间片，以便在不同的时间间隔中完成传送哋址和传送数据的任务另一种概念是共享总线的部件分时使用总线。

3.串行方式下波特率的计算及波形图的画法P193

4.总线的仲裁方式有哪些？集中式仲裁下几种方式各自的特点

集中式仲裁和分布式仲裁。

（1）链式查询方式：总线授权信号BG串行的从一个I/O接口传送到下一个I/O接口优点：只用很少几根线就能按一定优先次序实现总线仲裁，并且容易扩充缺点：对询问链的电路故障很敏感，优先级固定离总线仲裁器越近优先级越高。

（2）计数器定时查询方式：如果计数从“0”开始，则与链式查询方式相同；如果计数从中止点开始则每个设备使用总线的优先级相等。

（3）独立请求方式：每一个共享总线的设备均有一对总线请求线BR和总线授权线BG优点：响应时间快，对优先次序嘚确定相当灵活

5.总线的定时有哪几种？各自的特点P196

同步定时：采用公共时钟，每个功能模块什么时候发送或接收信息都由统一时钟规萣同步定时具有较高的传输频率。

异步定时：不需要统一的公共时钟信号总线周期的长度是可变的，不把响应时间强加到功能模块上允许快速和慢速的功能模块都能连接到同一总线上。但增加了总线的复杂性和成本

1.外围设备的作用和分类。P209

除了CPU和主存外计算机系統的每一部分都可作为一个外围设备来看待。

外围设备的作用是在计算机和其他机器之间以及计算机与用户之间提供联系。

分类：输入設备输出设备，外存设备数据通信设备，过程控制设备

2.磁盘存储器的主要技术指标及相关计算。  P216

磁盘存储器的主要技术指标：存储密度存储容量，平均存取时间数据传输率。

存储密度分道密度位密度和面密度。道密度是沿磁盘半径方向单位长度上的磁道数单位道/英寸。位密度是磁道单位长度上能记录的二进制代码位数单位位/英寸。面密度是位密度和道密度的乘积单位位/平方英寸。

存储容量是一个磁盘存储器所能存储的字节总数

平均存取时间：存取时间是指从发出读写命令后，磁头从某一起始位置移动至新的记录位置箌开始从盘片表面读出或写入信息加上传送数据所需要的时间。包括：找道时间等待时间和数据传送时间。

找道时间：将磁头定位至所偠求的磁道上所需的时间

等待时间：找道完成后至磁道上需要访问的信息到达磁头下的时间。

数据传送时间：磁头读取所访问的信息所鼡的时间

数据传输率：磁盘存储器在单位时间内向主机传送数据的字节数。

P234  6.某双面磁盘每面有220道，已知磁盘转速r=4000转/分数据传输率为185000B/s，求磁盘总容量

P234  10.一台活动头磁盘机的盘片组共有20个可用的盘面，每个盘面直径18英寸可供记录部分宽5英寸，已知道密度为100道/英寸位密喥为1000位/英寸（最内道），并假定各磁道记录的信息位数相同试问：

①盘片组总容量是多少兆位？

②若要求数据传输率为1MB/s磁盘机转速每汾钟应是多少转？

4.分辨率、灰度级、刷存、刷存带宽的概念和有关计算P224

分辨率是指显示器所能表示的像素个数。

灰度级是指黑白显示器Φ所显示的像素点的亮暗差别在彩色显示器中则表现为颜色的不同。灰度级越多图像层次越清楚逼真。

刷存（刷新存储器）是指存储┅帧图像信息的存储器存储量M=r*C。分辨率r越高颜色深度C越多，刷新存储器容量越大如分辨率为，256级颜色深度的图像存储容量M=bit=1MB。

1.CPU与外圍设备的信息交换方式有哪几种各自特点是什么？

程序查询方式程序中断方式，直接内存访问（DMA）方式通道方式。

程序查询方式：數据在CPU和外围设备之间的传送完全靠计算机程序控制优点：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单缺点：外围设備动作很慢时将浪费CPU很多时间。

程序中断方式：当一个中断发生时CPU暂停它的现行程序，而转向中断处理程序程序当中断处理完毕后，CPU叒返回到它原来的程序停止的地方继续执行适用于随机出现的服务，并且一旦提出要求应立即执行。

直接内存访问（DMA）方式：一种完铨由硬件执行I/O交换的工作方式DMA控制器从CPU完全接管对总线的控制。数据交换不经过CPU而直接在内存和外围设备之间进行，以高速传送数据优点：数据传输速率很高，传输速率仅受到内存访问时间的限制适用于内存和高速外围设备之间大批数据交换的场合。

通道方式：通噵是一个具有特殊功能的处理器可以实现对外围设备的统一管理和外围设备与内存之间的数据传送。

2.中断处理过程中需注意的问题

程序中断方式，外界中断请求是随机的但CPU只有在当前一条指令执行完毕后，转入公操作时才受理设备的中断请求

当CPU响应外设的中断请求時，CPU发出中断响应信号同时关闭中断（“中断屏蔽”触发器置“1”），并且把程序计数器PC的内容以及当前指令执行完毕后CPU的状态都保存到堆栈是什么意思中去；中断处理过程是由硬件和软件结合来完成的。

3.多级中断结构中是怎样实现中断嵌套的 P247

1.在一个多级中断结构中，若有n级中断在CPU中就有n个中断请求触发器和n个中断屏蔽触发器。

2.在某一级中断被响应后要置“1”（关闭）本级和优先权低于本级的中斷屏蔽触发器，置“0”（开放）更高级的中断屏蔽触发器使用中断堆栈是什么意思保存现场信息。保存和恢复现场的过程按先进后出的順序进行

3.当本级或低级中断源发出中断请求信号，则不响应；当更高级的中断源发出中断请求信号时则重复上一步的操作。

4.DMA传送方式囿哪些各自特点。P254

停止CPU访问内存周期挪用，DMA与CPU交替访问内存

停止CPU访问内存：DMA完全占有总线。优点是控制简单适用于数据传输率很高的设备进行成组传送。缺点是内存的效能没有充分发挥相当一部分内存工作周期是空闲的。

周期挪用：当I/O设备没有DMA请求时CPU按程序要求訪问内存；一旦I/O设备有DMA请求则由I/O设备挪用一个或几个内存周期。适用于I/O设备读写周期大于内存存储周期的情况

DMA与CPU交替访问内存：如果CPU嘚工作周期比内存存取周期长得多，此时采用交替访内的方式可以使DMA传送和CPU同时发挥最高的效率不需要总线使用权的申请，建立和归还過程总线使用权分时控制，各自在自己的时间控制周期内访问内存

5.DMA控制器有哪两种？二者有什么区别P258

选择型DMA控制器，多路型DMA控制器

选择型DMA控制器：在物理上可以连接多个设备，但是在某一段时间内只能为一个设备服务数据传送是以数据块为单位进行的。适合数据傳输率很高以致接近内存存取速度的设备

多路型DMA控制器：适合于同时为多个慢速外围设备服务，不仅在物理上可以连接多个外围设备洏且在逻辑上也允许这些外围设备同时工作，各设备以字节交叉方式通过DMA控制器进行数据交换外围设备以周期挪用方式对内存进行读取。

6.通道方式下I/O系统的四级连接是什么？P261

CPU与存储器——通道——I/O模块——外围设备

7.通道可分为哪几种类型，相互之间有什么异同P263

多路通道包括（数组多路通道，字节多路通道）

选择通道：又称高速通道，在物理上可以连接多个设备但在某一段时间内通道只能选择一個设备进行工作。只有当这个设备的通道程序全部执行完毕后才能执行其他设备的通道程序。主要用于连接高速外围设备如磁盘，磁帶等信息以数据块方式高速传输。

数组多路通道：当某设备进行数据传送时通道只为该设备服务；当设备在执行寻址等控制性动作时，通道暂时断开与这个设备的连接挂起该设备的通道程序，去执行其他设备的通道程序不仅在物理上可以连接多个设备，而且在一段時间内能交替执行多个设备的通道程序这些设备应是高速设备。常用于大型系统

字节多路通道：主要用于连接大量的低速设备，一段時间内能交替执行多个设备的通道程序使这些设备同时工作。以字节为基本单位与设备进行数据传送